- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370402 > GVT7264A16J-12 x16 SRAM PDF資料下載
參數(shù)資料
| 型號： | GVT7264A16J-12 |
| 英文描述： | x16 SRAM |
| 中文描述： | x16的SRAM |
| 文件頁數(shù)： | 2/9頁 |
| 文件大小： | 64K |
| 代理商： | GVT7264A16J-12 |
January 22, 199 9
Rev. 1/99
2
Galvantech, Inc. reserves the right to change products or specifications without notice
GVT72512A8
REVOLUTIONARY PINOUT 512K X 8
GALVANTECH
, NC.
FUNCTIONAL BLOCK DIAGRAM
TRUTH TABLE
PIN DESCRIPTIONS
MODE
CE#
WE#
OE#
DQ
POWER
READ
WRITE
OUTPUT DISABLE
STANDBY
L
L
L
H
H
L
H
X
L
X
H
X
Q
D
ACTIVE
ACTIVE
ACTIVE
STANDBY
HIGH-Z
HIGH-Z
SOJ Pin
Numbers
1, 2, 3, 4, 5, 14, 15,
16, 17, 18, 20, 21,
22, 23, 24, 32, 33,
34, 35
13
SYMBOL
TYPE
DESCRIPTION
A0-A18
Input
Addresses Inputs: These inputs determine which cell is addressed .
WE#
Input
Write Enable: This input determines if the cycle is a READ or WRITE cycle. WE# is LOW
for a WRITE cycle and HIGH for a READ cycle .
Chip Enable: This active LOW input is used to enable the device. When CE# is LOW, the
chip is selected. When CE# is HIGH, the chip is disabled and automatically goes into
standby power mode.
Output Enable: This active LOW input enables the output drivers .
Input/Output SRAM Data I/O: Data inputs and data output s
6
CE#
Input
31
OE#
Input
7, 8,11, 12,
25, 26, 29, 30
9, 27
10, 28
DQ1-DQ8
VCC
VSS
Supply
Supply
Power Supply: 5V
+
10%
Ground
CE#
WE#
A
R
COLUMN DECODER
MEMORY ARRAY
1024 ROWS X 512 X 8
COLUMNS
I
OE#
DQ8
DQ1
POWER
DOWN
A18
A0
VCC
VSS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GVT7264A16J-12I | x16 SRAM |
| GVT7264A16J-12L | x16 SRAM |
| GVT7264A16J-12LI | x16 SRAM |
| GVT7264A16J-15 | x16 SRAM |
| GVT7264A16J-15I | x16 SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GVT7264A16J-12I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SRAM |
| GVT7264A16J-12L | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SRAM |
| GVT7264A16J-12LI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SRAM |
| GVT7264A16J-15 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SRAM |
| GVT7264A16J-15I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x16 SRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。