- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄370383 > GS71108AU-10T x8 SRAM PDF資料下載
參數(shù)資料
| 型號(hào)： | GS71108AU-10T |
| 英文描述： | x8 SRAM |
| 中文描述： | x8的SRAM |
| 文件頁(yè)數(shù)： | 7/15頁(yè) |
| 文件大?。?/td> | 240K |
| 代理商： | GS71108AU-10T |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)當(dāng)前第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)
Rev: 1.02 10/2001
Specifications cited are subject to change without notice. For latest documentation see http://www.gsitechnology.com.
7/15
2001, Giga Semiconductor, Inc.
GS71108ATP/J/SJ/U
* These parameters are sampled and are not 100% tested
Write Cycle
Parameter
Symbol
-6
-8
-10
-12
Unit
Min
Max
Min
Max
Min
Max
Min
Max
Write cycle time
tWC
6
—
8
—
10
—
12
—
ns
Address valid to end of write
tAW
5.0
—
5.5
—
7
—
8
—
ns
Chip enable to end of write
tCW
5.0
—
5.5
—
7
—
8
—
ns
Data set up time
tDW
3.0
—
4
—
5
—
6
—
ns
Data hold time
tDH
0
—
0
—
0
—
0
—
ns
Write pulse width
tWP
5.0
—
5.5
—
7
—
8
—
ns
Address set up time
tAS
0
—
0
—
0
—
0
—
ns
Write recovery time (WE)
tWR
0
—
0
—
0
—
0
—
ns
Write recovery time (CE)
tWR1
0
—
0
—
0
—
0
—
ns
Output Low Z from end of write
tWLZ
*
3
—
3
—
3
—
3
—
ns
Write to output in High Z
tWHZ
*
—
3.0
—
3.5
—
4
—
5
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GS71108AU-12IT | x8 SRAM |
| GS71108AU-12T | x8 SRAM |
| GS71108AU-8IT | x8 SRAM |
| GS71108AU-8T | x8 SRAM |
| GS71108J-10 | x8 SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GS71108AU-12 | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:128K x 8 1Mb Asynchronous SRAM |
| GS71108AU-12I | 制造商:GSI Technology 功能描述:SRAM ASYNC SGL 3.3V 1MBIT 128KX8 12NS 48FBGA - Trays |
| GS71108AU-12IT | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x8 SRAM |
| GS71108AU-12T | 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:x8 SRAM |
| GS71108AU-7 | 制造商:GSI Technology 功能描述:SRAM ASYNC SGL 3.3V 1MBIT 128KX8 7NS 48FBGA - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。