- 您現(xiàn)在的位置：買賣IC網 > PDF目錄369689 > GMS97L56 8-Bit CMOS Microcontroller(8位CMOS 微控制器) PDF資料下載
參數(shù)資料
| 型號： | GMS97L56 |
| 英文描述： | 8-Bit CMOS Microcontroller(8位CMOS 微控制器) |
| 中文描述： | 8位CMOS微控制器（8位的CMOS微控制器） |
| 文件頁數(shù)： | 40/59頁 |
| 文件大?。?/td> | 812K |
| 代理商： | GMS97L56 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁
AC Characteristics for GMS90series (33MHz version)
External Data Memory Characteristics
Parameter
Symbol
Limit Values
Unit
33 MHz
Clock
Variable Clock
1/
t
CLCL
= 3.5 MHz to 33 MHz
min.
max.
min.
max.
RD pulse width
t
RLRH
132
-
6
t
CLCL
- 50
-
ns
WR pulse width
t
WLWH
132
-
6
t
CLCL
- 50
-
ns
Address hold after ALE
t
LLAX2
10
-
t
CLCL
- 20
-
ns
RD to valid data in
t
RLDV
-
81
-
5
t
CLCL
- 70
ns
Data hold after RD
t
RHDX
0
-
0
-
ns
Data float after RD
t
RHDZ
-
46
-
2
t
CLCL
- 15
ns
ALE to valid data in
t
LLDV
-
153
-
8
t
CLCL
- 90
ns
Address to valid data in
t
AVDV
-
183
-
9
t
CLCL
- 90
ns
ALE to WR or RD
t
LLWL
71
111
3
t
CLCL
- 20
3
t
CLCL
+ 20
ns
Address valid to WR or RD
t
AVWL
66
-
4
t
CLCL
- 55
-
ns
WR or RD high to ALE high
t
WHLH
10
40
t
CLCL
- 20
t
CLCL
+ 20
ns
Data valid to WR transition
t
QVWX
5
-
t
CLCL
- 25
-
ns
Data setup before WR
t
QVWH
142
-
7
t
CLCL
- 70
-
ns
Data hold after WR
t
WHQX
10
-
t
CLCL
- 20
-
ns
Address float after RD
t
RLAZ
-
0
-
0
ns
GMS90 Series
8-Bit CMOS Microcontroller
LG Semicon MCU
40
MAY. 1998
發(fā)布緊急采購，3分鐘左右您將得到回復。