- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1922 > GAL16V8D-15LJN (Lattice Semiconductor Corporation)SPLD 62.5MHZ EECMOS 20 PLCC PDF資料下載
參數(shù)資料
| 型號： | GAL16V8D-15LJN |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 11/26頁 |
| 文件大?。?/td> | 0K |
| 描述： | SPLD 62.5MHZ EECMOS 20 PLCC |
| 產(chǎn)品變化通告： | Product Discontinuation 07/Sept/2010 |
| 標(biāo)準(zhǔn)包裝： | 460 |
| 可編程類型： | EE PLD |
| 宏單元數(shù)： | 8 |
| 輸入電壓： | 4.75 V ~ 5.25 V |
| 速度： | 15ns |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 20-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 20-PLCC（9x9） |
| 包裝： | 托盤 |
| 其它名稱： | Q6536526 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁
Specifications GAL16V8
17
Typ. Vref = 3.2V
Typical Output
Typ. Vref = 3.2V
Typical Input
INPUT/OUTPUT EQUIVALENT SCHEMATICS
Circuitry within the GAL16V8 provides a reset signal to all reg-
isters during power-up. All internal registers will have their Q
outputs set low after a specified time (
tpr, 1μs MAX). As a result,
the state on the registered output pins (if they are enabled) will
always be high on power-up, regardless of the programmed
polarity of the output pins. This feature can greatly simplify state
machine design by providing a known state on power-up. Be-
cause of the asynchronous nature of system power-up, some
Vcc
PIN
Vcc
Vref
Active Pull-up
Circuit
ESD
Protection
Circuit
ESD
Protection
Circuit
Vcc
PIN
Vcc
PIN
Vref
Tri-State
Control
Active Pull-up
Circuit
Feedback
(To Input Buffer)
PIN
Feedback
Data
Output
Vcc
CLK
INTERNAL REGISTER
Q - OUTPUT
FEEDBACK/EXTERNAL
OUTPUT REGISTER
Vcc (min.)
tpr
Internal Register
Reset to Logic "0"
Device Pin
Reset to Logic "1"
twl
tsu
conditions must be met to provide a valid power-up reset of the
device. First, the VCC rise must be monotonic. Second, the clock
input must be at static TTL level as shown in the diagram during
power up. The registers will reset within a maximum of
tpr time.
As in normal system operation, avoid clocking the device until all
input and feedback path setup times have been met. The clock
must also meet the minimum pulse width requirements.
Power-Up Reset
Input/Output Equivalent Schematics
ALL
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GAL18V10B-20LP | IC GAL 10OUT MACROCELL 7.5NS 20 |
| GAL22V10D-25LJ | IC SPLD 3.3V 28-PLCC |
| GH65C11-C-PD | OPTO ENCODER |
| HA4201CB96 | IC CROSSPOINT SWITCH 1X1 8-SOIC |
| HA4314BCB96 | IC VIDEO CROSSPOINT SWIT 14SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| GAL16V8D-15LJNI | 功能描述:SPLD - 簡單可編程邏輯器件 16 INPUT 8 OUTPUT 5V LOW POWER 15ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| GAL16V8D15LP | 制造商:Lattice Semiconductor Corporation 功能描述: |
| GAL16V8D-15LP | 功能描述:SPLD - 簡單可編程邏輯器件 5V 16 I/O RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| GAL16V8D-15LPI | 功能描述:SPLD - 簡單可編程邏輯器件 16 Input 8 Output 5V Low Power 15ns RoHS:否 制造商:Texas Instruments 邏輯系列:TICPAL22V10Z 大電池數(shù)量:10 最大工作頻率:66 MHz 延遲時間:25 ns 工作電源電壓:4.75 V to 5.25 V 電源電流:100 uA 最大工作溫度:+ 75 C 最小工作溫度:0 C 安裝風(fēng)格:Through Hole 封裝 / 箱體:DIP-24 |
| GAL16V8D15LPN | 制造商:Lattice Semiconductor Corporation 功能描述:CMOS GAL EEPLD 16V8 DIP20 5.25V |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。