- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄295888 > EPM7512BUC169-10 (ALTERA CORP) EE PLD, 5.5 ns, PBGA169 PDF資料下載
參數(shù)資料
| 型號(hào)： | EPM7512BUC169-10 |
| 廠商： | ALTERA CORP |
| 元件分類(lèi)： | PLD |
| 英文描述： | EE PLD, 5.5 ns, PBGA169 |
| 封裝： | 0.8 MM, UBGA-169 |
| 文件頁(yè)數(shù)： | 1/66頁(yè) |
| 文件大?。?/td> | 962K |
| 代理商： | EPM7512BUC169-10 |
當(dāng)前第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)
Altera Corporation
1
MAX 7000B
Programmable Logic
Device
September 2005, ver. 3.5
Data Sheet
DS-MAX7000B-3.5
Features...
■
High-performance 2.5-V CMOS EEPROM-based programmable logic
devices (PLDs) built on second-generation Multiple Array MatriX
(MAX) architecture (see Table 1)
–
Pin-compatible with the popular 5.0-V MAX 7000S and 3.3-V
MAX 7000A device families
–
High-density PLDs ranging from 600 to 10,000 usable gates
–
3.5-ns pin-to-pin logic delays with counter frequencies in excess
of 303.0 MHz
■
Advanced 2.5-V in-system programmability (ISP)
–
Programs through the built-in IEEE Std. 1149.1 Joint Test Action
Group (JTAG) interface with advanced pin-locking capability
–
Enhanced ISP algorithm for faster programming
–
ISP_Done bit to ensure complete programming
–
Pull-up resistor on I/O pins during in-system programming
–
ISP circuitry compliant with IEEE Std. 1532
f For information on in-system programmable 5.0-V MAX 7000S or 3.3-V
MAX 7000A devices, see the MAX 7000 Programmable Logic Device Family
Table 1. MAX 7000B Device Features
Feature
EPM7032B
EPM7064B
EPM7128B
EPM7256B
EPM7512B
Usable gates
600
1,250
2,500
5,000
10,000
Macrocells
32
64
128
256
512
Logic array blocks
2
4
8
16
32
Maximum user I/O
pins
36
68
100
164
212
tPD (ns)
3.5
4.0
5.0
5.5
tSU (ns)
2.1
2.5
3.3
3.6
tFSU (ns)
1.0
tCO1 (ns)
2.4
2.8
3.3
3.7
fCNT (MHz)
303.0
243.9
188.7
163.9
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM7512BUC169-5 | EE PLD, 5.5 ns, PBGA169 |
| EPM7512BUC169-7 | EE PLD, 5.5 ns, PBGA169 |
| EPM7064BUC49-3 | EE PLD, 3.5 ns, PBGA49 |
| EPM7064BUC49-5 | EE PLD, 3.5 ns, PBGA49 |
| EPM7064BUC49-7 | EE PLD, 3.5 ns, PBGA49 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7512BUC169-5 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7512BUC169-5N | 制造商:Altera Corporation 功能描述:CPLD MAX 7000B Family 10K Gates 512 Macro Cells 163.9MHz CMOS Technology 2.5V 169-Pin UFBGA |
| EPM7512BUC169-7 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7512BUC169-7N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 7000 512 Macro 100 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類(lèi)型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM75B325 | 制造商:Easy Braid Co 功能描述:BENT SHARP 30DEG 0.4MM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。