參數(shù)資料
型號： EPM7192S
廠商： Altera Corporation
英文描述： Programmable Logic Device Family
中文描述： 可編程邏輯器件系列
文件頁數(shù)： 42/62頁
文件大?。?/td> 1173K
代理商： EPM7192S
42
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Table 29. EPM7128S Internal Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-6
-7
-10
-15
Min
Max
Min
Max
Min
Max
Min
Max
t
IN
t
IO
t
FIN
t
SEXP
t
PEXP
t
LAD
t
LAC
t
IOE
t
OD1
t
OD2
t
OD3
t
ZX1
t
ZX2
t
ZX3
t
XZ
t
SU
t
H
t
FSU
Input pad and buffer delay
0.2
0.5
0.5
2.0
ns
I/O input pad and buffer delay
0.2
0.5
0.5
2.0
ns
Fast input delay
2.6
1.0
1.0
2.0
ns
Shared expander delay
3.7
4.0
5.0
8.0
ns
Parallel expander delay
1.1
0.8
0.8
1.0
ns
Logic array delay
3.0
3.0
5.0
6.0
ns
Logic control array delay
3.0
3.0
5.0
6.0
ns
Internal output enable delay
0.7
2.0
2.0
3.0
ns
Output buffer and pad delay
C1 = 35 pF
0.4
2.0
1.5
4.0
ns
Output buffer and pad delay
C1 = 35 pF
(6)
0.9
2.5
2.0
5.0
ns
Output buffer and pad delay
C1 = 35 pF
5.4
7.0
5.5
8.0
ns
Output buffer enable delay
C1 = 35 pF
4.0
4.0
5.0
6.0
ns
Output buffer enable delay
C1 = 35 pF
(6)
4.5
4.5
5.5
7.0
ns
Output buffer enable delay
C1 = 35 pF
9.0
9.0
9.0
10.0
ns
Output buffer disable delay
C1 = 5 pF
4.0
4.0
5.0
6.0
ns
Register setup time
1.0
3.0
2.0
4.0
ns
Register hold time
1.7
2.0
5.0
4.0
ns
Register setup time of fast
input
1.9
3.0
3.0
2.0
ns
t
FH
Register hold time of fast
input
0.6
0.5
0.5
1.0
ns
t
RD
t
COMB
t
IC
t
EN
t
GLOB
t
PRE
t
CLR
t
PIA
t
LPA
Register delay
1.4
1.0
2.0
1.0
ns
Combinatorial delay
1.0
1.0
2.0
1.0
ns
Array clock delay
3.1
3.0
5.0
6.0
ns
Register enable time
3.0
3.0
5.0
6.0
ns
Global control delay
2.0
1.0
1.0
1.0
ns
Register preset time
2.4
2.0
3.0
4.0
ns
Register clear time
2.4
2.0
3.0
4.0
ns
PIA delay
(7)
1.4
1.0
1.0
2.0
ns
Low-power adder
(8)
11.0
10.0
11.0
13.0
ns
相關PDF資料
PDF描述
EPM7256E Programmable Logic Device Family
EPM7256S Programmable Logic Device Family
EPM7096LC68-12 Programmable Logic Device Family
EPM7512AE Programmable Logic Device Family(MAX7000A可編程邏輯系列器件)
EPM7256AE Programmable Logic Device Family(MAX7000A可編程邏輯系列器件)
相關代理商/技術參數(shù)
參數(shù)描述
EPM7192SQC160-10 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7192SQC160-10F 功能描述:IC MAX 7000 CPLD 192 160-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤
EPM7192SQC160-10N 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7192SQC160-15 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM7192SQC160-15F 功能描述:IC MAX 7000 CPLD 192 160-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*