- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362753 > EPM7096 (Altera Corporation) Programmable Logic Device Family PDF資料下載
參數(shù)資料
| 型號(hào)： | EPM7096 |
| 廠商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可編程邏輯器件系列 |
| 文件頁數(shù)： | 33/62頁 |
| 文件大小： | 1173K |
| 代理商： | EPM7096 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
Altera Corporation
33
MAX 7000 Programmable Logic Device Family Data Sheet
Table 21. MAX 7000 & MAX 7000E Internal Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
MAX 7000E (-12P)
MAX 7000 (-12)
MAX 7000E (-12)
Min
Max
Min
Max
t
IN
t
IO
t
FIN
t
SEXP
t
PEXP
t
LAD
t
LAC
t
IOE
t
OD1
Input pad and buffer delay
1.0
2.0
ns
I/O input pad and buffer delay
1.0
2.0
ns
Fast input delay
(2)
1.0
1.0
ns
Shared expander delay
7.0
7.0
ns
Parallel expander delay
1.0
1.0
ns
Logic array delay
7.0
5.0
ns
Logic control array delay
5.0
5.0
ns
Internal output enable delay
(2)
2.0
2.0
ns
Output buffer and pad delay
Slow slew rate = off
V
CCIO
= 5.0 V
Output buffer and pad delay
Slow slew rate = off
V
CCIO
= 3.3 V
Output buffer and pad delay
Slow slew rate = on
V
CCIO
= 5.0 V or 3.3 V
Output buffer enable delay
Slow slew rate = off
V
CCIO
= 5.0 V
Output buffer enable delay
Slow slew rate = off
V
CCIO
= 3.3 V
Output buffer enable delay
Slow slew rate = on
V
CCIO
= 5.0 V or 3.3 V
Output buffer disable delay
C1 = 35 pF
1.0
3.0
ns
t
OD2
C1 = 35 pF
(7)
2.0
4.0
ns
t
OD3
C1 = 35 pF
(2)
5.0
7.0
ns
t
ZX1
C1 = 35 pF
6.0
6.0
ns
t
ZX2
C1 = 35 pF
(7)
7.0
7.0
ns
t
ZX3
C1 = 35 pF
(2)
10.0
10.0
ns
t
XZ
t
SU
t
H
t
FSU
t
FH
t
RD
t
COMB
t
IC
t
EN
t
GLOB
t
PRE
t
CLR
t
PIA
t
LPA
C1 = 5 pF
6.0
6.0
ns
Register setup time
1.0
4.0
ns
Register hold time
6.0
4.0
ns
Register setup time of fast input
(2)
4.0
2.0
ns
Register hold time of fast input
(2)
0.0
2.0
ns
Register delay
2.0
1.0
ns
Combinatorial delay
2.0
1.0
ns
Array clock delay
5.0
5.0
ns
Register enable time
7.0
5.0
ns
Global control delay
2.0
0.0
ns
Register preset time
4.0
3.0
ns
Register clear time
4.0
3.0
ns
PIA delay
1.0
1.0
ns
Low-power adder
(8)
12.0
12.0
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM7128E | Programmable Logic Device Family |
| EPM7128S | Programmable Logic Device Family |
| EPM7160E | Programmable Logic Device Family |
| EPM7160S | Programmable Logic Device Family |
| EPM7192E | Programmable Logic Device Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM7096JC68 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC68-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC68-3 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC84 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
| EPM7096JC84-2 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:UV-Erasable/OTP Complex PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。