參數(shù)資料
型號(hào)： EP4CE10E22I8LN
廠商： Altera
文件頁(yè)數(shù)： 9/42頁(yè)
文件大?。?/td> 0K
描述： IC CYCLONE IV E FPGA 10K 144EQFP
產(chǎn)品培訓(xùn)模塊： Designing an IP Surveillance Camera
Three Reasons to Use FPGA's in Industrial Designs
Cyclone IV FPGA Family Overview
特色產(chǎn)品： Cyclone? IV FPGAs
標(biāo)準(zhǔn)包裝： 120
系列： CYCLONE® IV E
LAB/CLB數(shù)： 645
邏輯元件/單元數(shù)： 10320
RAM 位總計(jì)： 423936
輸入/輸出數(shù)： 91
電源電壓： 0.97 V ~ 1.03 V
安裝類(lèi)型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 144-LQFP 裸露焊盤(pán)
供應(yīng)商設(shè)備封裝： 144-EQFP（20x20）
產(chǎn)品目錄頁(yè)面： 602 (CN2011-ZH PDF)
其它名稱(chēng)： 544-2669
Chapter 1: Cyclone IV Device Datasheet
1–17
Switching Characteristics
December 2013
Altera Corporation
Transceiver Performance Specifications
Table 1–21 lists the Cyclone IV GX transceiver specifications.
Table 1–21. Transceiver Specification for Cyclone IV GX Devices (Part 1 of 4)
Symbol/
Description
Conditions
C6
C7, I7
C8
Unit
Min
Typ
Max
Min
Typ
Max
Min
Typ
Max
Reference Clock
Supported I/O
Standards
1.2 V PCML, 1.5 V PCML, 3.3 V PCML, Differential LVPECL, LVDS, HCSL
Input frequency
from REFCLK input
pins
—
50
—
156.25
50
—
156.25
50
—
156.25
MHz
Spread-spectrum
modulating clock
frequency
Physical interface
for PCI Express
(PIPE) mode
30
—
33
30
—
33
30
—
33
kHz
Spread-spectrum
downspread
PIPE mode
—
0 to
–0.5%
——
0 to
–0.5%
——
0 to
–0.5%
——
Peak-to-peak
differential input
voltage
—
0.1
—
1.6
0.1
—
1.6
0.1
—
1.6
V
VICM (AC coupled)
—
1100 ± 5%
mV
VICM (DC coupled)
HCSL I/O
standard for PCIe
reference clock
250
—
550
250
—
550
250
—
550
mV
Transmitter REFCLK
Phase Noise (1)
Frequency offset
= 1MHz – 8MHZ
——
–123
—
–123
—
–123
dBc/Hz
Transmitter REFCLK
Total Jitter (1)
—
42.3
—
42.3
—
42.3
ps
Rref
——
2000
± 1%
——
2000
± 1%
——
2000
± 1%
—
Transceiver Clock
cal_blk_clk
clock
frequency
—
10
—
125
10
—
125
10
—
125
MHz
fixedclk
clock
frequency
PCIe Receiver
Detect
—
125
—
125
—
125
—
MHz
reconfig_clk
clock frequency
Dynamic
reconfiguration
clock frequency
2.5/
37.5
—50
2.5/
37.5
—50
2.5/
37.5
—50
MHz
Delta time between
reconfig_clk
——
—
2
—
2
—
2
ms
Transceiver block
minimum
power-down pulse
width
——
1
—
1
—
1
—
s
相關(guān)PDF資料
PDF描述
MR854RLG DIODE FAST REC 3A 400V DO-201AD
TLJS107M004R1400 CAP TANT 100UF 4V 20% 1206
EEC08DRXI-S734 CONN EDGECARD 16POS DIP .100 SLD
TACL685M010ATA CAP TANT 6.8UF 10V 20% 0603
VI-252-CW-F4 CONVERTER MOD DC/DC 15V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP4CE10F17A7N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CE10F17C6 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CE10F17C6N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CE10F17C7 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP4CE10F17C7N 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Cyclone IV E 645 LABs 179 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*