- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄4181 > EP2AGX95DF25I3N (Altera)IC ARRIA II GX FPGA 95K 572FBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | EP2AGX95DF25I3N |
| 廠商： | Altera |
| 文件頁(yè)數(shù)： | 18/90頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC ARRIA II GX FPGA 95K 572FBGA |
| 產(chǎn)品培訓(xùn)模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標(biāo)準(zhǔn)包裝： | 5 |
| 系列： | Arria II GX |
| LAB/CLB數(shù)： | 3747 |
| 邏輯元件/單元數(shù)： | 89178 |
| RAM 位總計(jì)： | 6839296 |
| 輸入/輸出數(shù)： | 260 |
| 電源電壓： | 0.87 V ~ 0.93 V |
| 安裝類(lèi)型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 572-FBGA |
| 供應(yīng)商設(shè)備封裝： | 572-FBGA |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)當(dāng)前第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)
Chapter 1: Device Datasheet for Arria II Devices
1–17
Electrical Characteristics
December 2013
Altera Corporation
Table 1–26 lists the single-ended SSTL and HSTL I/O standard signal specifications
for Arria II GX devices.
Table 1–27 lists the single-ended SSTL and HSTL I/O standard signal specifications
for Arria II GZ devices.
Table 1–26. Single-Ended SSTL and HSTL I/O Standard Signal Specifications for Arria II GX Devices
I/O Standard
VIL(DC) (V)
VIH(DC) (V)
VIL(AC) (V)
VIH(AC) (V)
VOL (V)
VOH (V)
IOL
(mA)
IOH
(mA)
Min
Max
Min
Max
Min
Max
Min
SSTL-2 Class I
–0.3
VREF -
0.18
VREF +
0.18
VCCIO +
0.3
VREF - 0.35
VREF +
0.35
VTT -
0.57
VTT +
0.57
8.1
–8.1
SSTL-2 Class II
–0.3
VREF -
0.18
VREF +
0.18
VCCIO +
0.3
VREF - 0.35
VREF +
0.35
VTT -
0.76
VTT +
0.76
16.4
–16.4
SSTL-18 Class I
–0.3
VREF -
0.125
VREF +
0.125
VCCIO +
0.3
VREF - 0.25
VREF +
0.25
VTT -
0.475
VTT +
0.475
6.7
–6.7
SSTL-18 Class II
–0.3
VREF -
0.125
VREF +
0.125
VCCIO +
0.3
VREF - 0.25
VREF +
0.25
0.28
VCCIO -
0.28
13.4
–13.4
SSTL-15 Class I
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.175
VREF +
0.175
0.2 ×
VCCIO
0.8 ×
VCCIO
8–8
SSTL-15 Class II
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.175
VREF +
0.175
0.2 ×
VCCIO
0.8 ×
VCCIO
16
–16
HSTL-18 Class I
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.2
VREF + 0.2
0.4
VCCIO -
0.4
8–8
HSTL-18 Class II
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.2
VREF + 0.2
0.4
VCCIO -
0.4
16
–16
HSTL-15 Class I
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.2
VREF + 0.2
0.4
VCCIO -
0.4
8–8
HSTL-15 Class II
–0.3
VREF -
0.1
VREF +
0.1
VCCIO +
0.3
VREF - 0.2
VREF + 0.2
0.4
VCCIO -
0.4
16
–16
HSTL-12 Class I
–0.15
VREF -
0.08
VREF +
0.08
VCCIO +
0.15
VREF - 0.15
VREF +
0.15
0.25 ×
VCCIO
0.75 ×
VCCIO
8–8
HSTL-12 Class II
–0.15
VREF -
0.08
VREF +
0.08
VCCIO +
0.15
VREF - 0.15
VREF +
0.15
0.25 ×
VCCIO
0.75 ×
VCCIO
14
–14
Table 1–27. Single-Ended SSTL and HSTL I/O Standards Signal Specifications for Arria II GZ Devices (Part 1 of 2)
I/O Standard
VIL(DC) (V)
VIH(DC) (V)
VIL(AC) (V)
VIH(AC) (V)
VOL (V)
VOH (V)
IOL
(mA)
IOH
(mA)
Min
Max
Min
Max
Min
Max
Min
SSTL-2 Class I
-0.3
VREF -
0.15
VREF +
0.15
VCCIO +
0.3
VREF -
0.31
VREF +
0.31
VTT -
0.57
VTT +
0.57
8.1
-8.1
SSTL-2 Class II
-0.3
VREF -
0.15
VREF +
0.15
VCCIO +
0.3
VREF -
0.31
VREF +
0.31
VTT -
0.76
VTT +
0.76
16.2
-16.2
SSTL-18 Class I
-0.3
VREF -
0.125
VREF +
0.125
VCCIO +
0.3
VREF -
0.25
VREF +
0.25
VTT -
0.475
VTT +
0.475
6.7
-6.7
SSTL-18 Class II
-0.3
VREF -
0.125
VREF +
0.125
VCCIO +
0.3
VREF -
0.25
VREF +
0.25
0.28
VCCIO -
0.28
13.4
-13.4
SSTL-15 Class I
—
VREF -
0.1
VREF +
0.1
—
VREF -
0.175
VREF +
0.175
0.2 ×
VCCIO
0.8 ×
VCCIO
8-8
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASM43DTMN-S189 | CONN EDGECARD 86POS R/A .156 SLD |
| AGM43DTMN-S189 | CONN EDGECARD 86POS R/A .156 SLD |
| AGM43DTMH-S189 | CONN EDGECARD 86POS R/A .156 SLD |
| AYM43DTMD-S189 | CONN EDGECARD 86POS R/A .156 SLD |
| ASM43DTMD-S189 | CONN EDGECARD 86POS R/A .156 SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP2AGX95DF25I5 | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95DF25I5N | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95EF29C4 | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Arria II GX 3747 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95EF29C4N | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Arria II GX 3747 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP2AGX95EF29C5 | 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 FPGA - Arria II GX 3747 LABs 372 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。