參數(shù)資料
型號： EP2AGX95DF25C5N
廠商： Altera
文件頁數(shù)： 58/90頁
文件大?。?/td> 0K
描述： IC ARRIA II GX FPGA 95K 572FBGA
產(chǎn)品培訓模塊： Three Reasons to Use FPGA's in Industrial Designs
標準包裝： 5
系列： Arria II GX
LAB/CLB數(shù)： 3747
邏輯元件/單元數(shù)： 89178
RAM 位總計： 6839296
輸入/輸出數(shù)： 260
電源電壓： 0.87 V ~ 0.93 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 572-FBGA
供應商設備封裝： 572-FBGA
Chapter 1: Device Datasheet for Arria II Devices
1–53
Switching Characteristics
December 2013
Altera Corporation
Core Performance Specifications for the Arria II Device Family
This section describes the clock tree, phase-locked loop (PLL), digital signal
processing (DSP), embedded memory, configuration, and JTAG specifications for
Arria II GX and GZ devices.
Clock Tree Specifications
Table 1–42 lists the clock tree specifications for Arria II GX devices.
Table 1–43 lists the clock tree specifications for Arria II GZ devices.
PLL Specifications
Table 1–44 lists the PLL specifications for Arria II GX devices.
Table 1–42. Clock Tree Performance for Arria II GX Devices
Clock Network
Performance
Unit
I3, C4
C5,I5
C6
GCLK and RCLK
500
400
MHz
PCLK
420
350
280
MHz
Table 1–43. Clock Tree Performance for Arria II GZ Devices
Clock Network
Performance
Unit
–C3 and –I3
–C4 and –I4
GCLK and RCLK
700
500
MHz
PCLK
500
450
MHz
Table 1–44. PLL Specifications for Arria II GX Devices (Part 1 of 3)
Symbol
Description
Min
Typ
Max
Unit
fIN
Input clock frequency (from clock input pins residing in
right/top/bottom banks) (–4 Speed Grade)
5
—
670 (1)
MHz
Input clock frequency (from clock input pins residing in
right/top/bottom banks) (–5 Speed Grade)
5
—
622 (1)
MHz
Input clock frequency (from clock input pins residing in
right/top/bottom banks) (–6 Speed Grade)
5
—
500 (1)
MHz
fINPFD
Input frequency to the PFD
5
—
325
MHz
fVCO
PLL VCO operating Range (2)
600
—
1,400
MHz
fINDUTY
Input clock duty cycle
40
—
60
%
fEINDUTY
External feedback clock input duty cycle
40
—
60
%
tINCCJ (3),
Input clock cycle-to-cycle jitter (Frequency
100 MHz)
—
0.15
UI (p–p)
Input clock cycle-to-cycle jitter (Frequency
100 MHz)
—
±750
ps (p–p)
相關PDF資料
PDF描述
EP1S20F484C5 IC STRATIX FPGA 20K LE 484-FBGA
445705-4 CONN D-SUB RCPT HSING 3C3 MIX
ACC50DRXS-S734 CONN EDGECARD 100PS DIP .100 SLD
204501-5 CONN D-SUB PLUG HD 15P SER 90
204501-6 CONN D-SUB PLUG HD 15P SER 90
相關代理商/技術參數(shù)
參數(shù)描述
EP2AGX95DF25C6 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX95DF25C6N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX95DF25I3 功能描述:IC ARRIA II GX FPGA 95K 572FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Arria II GX 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標準包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計:3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應商設備封裝:120-CPGA（34.55x34.55）
EP2AGX95DF25I3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP2AGX95DF25I5 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Arria II GX 3747 LABs 260 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*