參數(shù)資料
型號： EP20K60ERC240-2ES
英文描述： FPGA
中文描述： FPGA的
文件頁數(shù)： 9/114頁
文件大小： 1623K
代理商： EP20K60ERC240-2ES
106
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Tables 101 through 106 describe fMAX LE Timing Microparameters, fMAX
ESB Timing Microparameters, fMAX Routing Delays, Minimum Pulse
Width Timing Parameters, External Timing Parameters, and External
Bidirectional Timing Parameters for EP20K1000E APEX 20KE devices.
Table 101. EP20K1000E fMAX LE Timing Microparameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tSU
0.16
0.15
ns
tH
0.27
0.29
0.33
ns
tCO
0.24
0.30
0.40
ns
tLUT
0.69
0.87
1.15
ns
Table 102. EP20K1000E fMAX ESBTiming Microparameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
tESBARC
1.39
1.76
2.32
ns
tESBSRC
2.26
2.74
3.46
ns
tESBAWC
3.08
3.90
5.13
ns
tESBSWC
3.38
4.03
4.99
ns
tESBWASU
1.35
1.71
2.25
ns
tESBWAH
0.00
ns
tESBWDSU
1.48
1.87
2.46
ns
tESBWDH
0.00
ns
tESBRASU
1.36
1.72
2.26
ns
tESBRAH
0.00
ns
tESBWESU
1.38
1.86
2.58
ns
tESBDATASU
-0.13
0.07
0.37
ns
tESBWADDRSU
0.12
0.38
0.77
ns
tESBRADDRSU
0.16
0.43
0.83
ns
tESBDATACO1
1.00
1.11
1.28
ns
tESBDATACO2
2.20
2.79
3.66
ns
tESBDD
3.08
3.90
5.13
ns
tPD
1.50
1.90
2.49
ns
tPTERMSU
0.80
1.14
1.66
ns
tPTERMCO
0.99
1.10
1.26
ns
相關PDF資料
PDF描述
EP20K60ERC240-3ES FPGA
EP20K60ERI208-1ES FPGA
EP20K60ERI208-2ES FPGA
EP20K60ERI208-3ES FPGA
EP330-25MJB UV-Erasable/OTP PLD
相關代理商/技術參數(shù)
參數(shù)描述
EP20K60ERC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERI208-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERI208-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERI208-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERI240-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*