參數資料
型號： EP20K60EFC324-3ES
元件分類： 電源監(jiān)測
英文描述： Dual Voltage Monitor with Intergrated CPU Supervisor
中文描述： 雙電壓監(jiān)視器集成CPU監(jiān)控
文件頁數： 111/114頁
文件大小： 1623K
代理商： EP20K60EFC324-3ES
96
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Table 78. EP20K200E fMAX ESBTiming Microparameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tESBARC
1.68
2.06
2.24
ns
tESBSRC
2.27
2.77
3.18
ns
tESBAWC
3.10
3.86
4.50
ns
tESBSWC
2.90
3.67
4.21
ns
tESBWASU
0.55
0.67
0.74
ns
tESBWAH
0.36
0.46
0.48
ns
tESBWDSU
0.69
0.83
0.95
ns
tESBWDH
0.36
0.46
0.48
ns
tESBRASU
1.61
1.90
2.09
ns
tESBRAH
0.00
0.01
ns
tESBWESU
1.42
1.71
2.01
ns
tESBDATASU
-0.06
-0.07
0.05
ns
tESBWADDRSU
0.11
0.13
0.31
ns
tESBRADDRSU
0.18
0.23
0.39
ns
tESBDATACO1
1.09
1.35
1.51
ns
tESBDATACO2
2.19
2.75
3.22
ns
tESBDD
2.75
3.41
4.03
ns
tPD
1.58
1.97
2.33
ns
tPTERMSU
1.00
1.22
1.51
ns
tPTERMCO
1.10
1.37
1.09
ns
Table 79. EP20K200E fMAX Routing Delays
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tF1-4
0.25
0.27
0.29
ns
tF5-20
1.02
1.20
1.41
ns
tF20+
1.99
2.23
2.53
ns
相關PDF資料
PDF描述
EP20K60EFI144-1ES FPGA
EP20K60EFI144-2ES FPGA
EP20K60EQI208-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K60EQI240-1ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K60EQI240-2ES FPGA
相關代理商/技術參數
參數描述
EP20K60EFC324-3N 功能描述:FPGA - 現場可編程門陣列 CPLD - APEX 20K 256 Macro 196 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K60EFI144-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI144-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI144-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EFI324-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*