- 您現在的位置：買賣IC網 > PDF目錄362735 > EP1C4T100C6ES (Altera Corporation) Cyclone FPGA Family Data Sheet PDF資料下載
參數資料
| 型號： | EP1C4T100C6ES |
| 廠商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family Data Sheet |
| 中文描述： | 氣旋的FPGA系列數據手冊 |
| 文件頁數： | 47/104頁 |
| 文件大?。?/td> | 763K |
| 代理商： | EP1C4T100C6ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁當前第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
Altera Corporation
January 2007
2–41
Preliminary
I/O Structure
Figure 2–28. Row I/O Block Connection to the Interconnect
Notes to
Figure 2–28
:
(1)
The 21 data and control signals consist of three data out lines,
io_dataout[2..0]
, three output enables,
io_coe[2..0]
, three input clock enables,
io_cce_in[2..0]
, three output clock enables,
io_cce_out[2..0]
,
three clocks,
io_cclk[2..0]
, three asynchronous clear signals,
io_caclr[2..0]
, and three synchronous clear
signals,
io_csclr[2..0]
.
(2)
Each of the three IOEs in the row I/O block can have one
io_datain
input (combinatorial or registered) and one
comb_io_datain
(combinatorial) input.
21
R4 Interconnects
C4 Interconnects
I/O Block Local
Interconnect
21 Data and
Control Signals
from Logic Array (1)
io_datain[2..0] and
comb_io_datain[2..0]
(2)
io_clk[5:0]
Row I/O Block
Contains up to
Three IOEs
Direct Link
Interconnect
to Adjacent LAB
Direct Link
Interconnect
from Adjacent LAB
LAB Local
Interconnect
LAB
Row
I/O Block
相關PDF資料 |
PDF描述 |
|---|---|
| EP1C4T100C7ES | Cyclone FPGA Family Data Sheet |
| EP1C4T100C8ES | Cyclone FPGA Family Data Sheet |
| EP1C4T100I6ES | Cyclone FPGA Family Data Sheet |
| EP1C4T100I7ES | Cyclone FPGA Family Data Sheet |
| EP1C4T100I8ES | Cyclone FPGA Family Data Sheet |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EP1C6F256C6 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6F256C6N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6F256C7 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6F256C7N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6F256C8 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Cyclone I 598 LABs 185 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。