- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄376976 > DS324 (Spansion Inc.) 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory PDF資料下載
參數(shù)資料
| 型號： | DS324 |
| 廠商： | Spansion Inc. |
| 英文描述： | 32 Megabit (4 M x 8-Bit/2 M x 16-Bit) CMOS 1.8 Volt-only, Simultaneous Operation Flash Memory |
| 中文描述： | 32兆位（4個M × 8位/ 2米x 16位），1.8伏的CMOS只，同時作業(yè)快閃記憶體 |
| 文件頁數(shù)： | 38/52頁 |
| 文件大?。?/td> | 604K |
| 代理商： | DS324 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁
May 15, 2002
Am29DS32xG
37
A D V A N C E I N F O R M A T I O N
AC CHARACTERISTICS
Hardware Reset (RESET#)
Note:
Not 100% tested.
Parameter
Description
All Speed Options
Unit
JEDEC
Std
t
Ready
RESET# Pin Low (During Embedded Algorithms)
to Read Mode (See Note)
Max
20
μs
t
Ready
RESET# Pin Low (NOT During Embedded
Algorithms) to Read Mode (See Note)
Max
500
ns
t
RP
RESET# Pulse Width
Min
500
ns
t
RH
Reset High Time Before Read (See Note)
Min
50
ns
t
RPD
RESET# Low to Standby Mode
Min
20
μs
t
RB
RY/BY# Recovery Time
Min
0
ns
RESET#
RY/BY#
RY/BY#
t
RP
t
Ready
Reset Timings NOT during Embedded Algorithms
t
Ready
CE#, OE#
t
RH
CE#, OE#
Reset Timings during Embedded Algorithms
RESET#
t
RP
t
RB
Figure 14.
Reset Timings
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS323PIN | Analog IC |
| DS3245 | |
| DS3245J | Quad Clock Driver |
| DS3245N | Quad Clock Driver |
| DS3251 | Single/Dual/Triple/Quad DS3/E3/STS-1 LIUs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS-324 | 制造商:MA-COM 制造商全稱:M/A-COM Technology Solutions, Inc. 功能描述:Flatpack Four-Way Power Divider, 25 - 1000 MHz |
| DS3245 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述: |
| DS3245J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad Clock Driver |
| DS3245J/A+ | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad Clock Driver |
| DS3245N | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Quad Clock Driver |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。