- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1914 > DS2156LN+ (Maxim Integrated Products)IC TXRX T1/E1/J1 1-CHIP 100-LQFP PDF資料下載
參數(shù)資料
| 型號： | DS2156LN+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 106/265頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TXRX T1/E1/J1 1-CHIP 100-LQFP |
| 產(chǎn)品培訓模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標準包裝： | 90 |
| 功能： | 單芯片收發(fā)器 |
| 接口： | E1，J1，T1，TDM，UTOPIA II |
| 電路數(shù)： | 1 |
| 電源電壓： | 3.14 V ~ 3.47 V |
| 電流 - 電源： | 75mA |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP |
| 供應商設備封裝： | 100-LQFP（14x14） |
| 包裝： | 托盤 |
| 包括： | BERT 發(fā)生器和檢測器，CMI 編碼器和解碼器，HDLC 控制器 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁當前第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁
DS2156
194 of 265
25.
PROGRAMMABLE IN-BAND LOOP CODE GENERATION AND
DETECTION
The DS2156 has the ability to generate and detect a repeating bit pattern from one to eight bits or 16 bits
in length. This function is available only in T1 mode. To transmit a pattern, the user loads the pattern
into the transmit code-definition registers (TCD1 and TCD2) and selects the proper length of the pattern
by setting the TC0 and TC1 bits in the in-band code control (IBCC) register. When generating a 1-, 2-, 4-,
8-, or 16-bit pattern, both transmit code-definition registers must be filled with the proper code.
Generation of a 3-, 5-, 6-, and 7-bit pattern only requires TCD1 to be filled. Once this is accomplished,
the pattern is transmitted as long as the TLOOP control bit (T1CCR1.0) is enabled. Normally (unless the
transmit formatter is programmed to not insert the F-bit position) the framer overwrites the repeating
pattern once every 193 bits to send the F-bit position.
For example, to transmit the standard “l(fā)oop-up” code for CSUs, which is a repeating pattern of
...10000100001... , set TCD1 = 80h, IBCC = 0, and T1CCR1.0 = 1.
The framer has three programmable pattern detectors. Typically two of the detectors are used for “l(fā)oop-
up” and “l(fā)oop-down” code detection. The user programs the codes to be detected in the receive up-code
definition (RUPCD1 and RUPCD2) registers and the receive down-code definition (RDNCD1 and
RDNCD2) registers, and the length of each pattern is selected through the IBCC register. There is a third
detector (spare) that is defined and controlled through the RSCD1/RSCD2 and RSCC registers. When
detecting a 16-bit pattern, both receive code-definition registers are used together to form a 16-bit
register. For 8-bit patterns, both receive code-definition registers are filled with the same value. Detection
of a 1-, 2-, 3-, 4-, 5-, 6-, and 7-bit pattern only requires the first receive code-definition register to be
filled. The framer detects repeating pattern codes in both framed and unframed circumstances with bit
error rates as high as 10E-2. The detectors are capable of handling both F-bit inserted and F-bit overwrite
patterns. Writing the least significant byte of the receive code-definition register resets the integration
period for that detector. The code detector has a nominal integration period of 36ms. Hence, after about
36ms of receiving a valid code, the proper status bit (LUP at SR3.5, LDN at SR3.6, and LSPARE at
SR3.7) is set to a 1. Normally codes are sent for a period of five seconds. It is recommended that the
software poll the framer every 50ms to 1000ms until five seconds has elapsed to ensure the code is
continuously present.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DS2172T/T&R | IC TESTER BIT ERROR RATE 32-TQFP |
| DS2174QN+ | IC BERT ENHANCED 44-PLCC |
| DS2175SN+ | IC ELASTIC STORE T1/CEPT 16-SOIC |
| DS2176QN | IC BUFFER RECEIVE T1 IND 28-PLCC |
| DS2180AQN+T&R | IC TRANSCEIVER T1 44-PLCC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DS2156LN+ | 功能描述:網(wǎng)絡控制器與處理器 IC T1/E1/J1 Transceiver TDM/UTOPIA II Intrfc RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray |
| DS216 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Analog IC |
| DS2160 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Data Encryption Processor |
| DS21600 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Clock Rate Adapter |
| DS21600N | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 3.3/5V Clock Rate Adapter RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復。