參數(shù)資料
型號(hào)： CY39050V208-233NTI
廠商： Cypress Semiconductor Corp.
英文描述： CPLDs at FPGA Densities
中文描述： CPLD器件在FPGA的密度
文件頁(yè)數(shù)： 51/86頁(yè)
文件大小： 1235K
代理商： CY39050V208-233NTI
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 51 of 86
188
[19]
189
[19]
190
[19]
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
Table 11. 208 EQFP/PQFP Pin Table
(continued)
Pin
CY39030
CY39050
CY39100
CY39165
CY39200
Table 12. 388 BGA Pin Table
Pin
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
[19]
A14
[19]
A15
A16
A17
A18
CY39050
GND
NC
IO7
IO7
IO7
IO7
IO7
NC
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39100
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39165
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39200
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
Note:
19. Capacitance on these I/O pins meets the PCI spec (rev. 2.2), which requires IDSEL pin in a PCI design to have capacitance less than or equal to 8 pf. In the
document titled “Delta39K CPLD Family data sheet”, this spec is defined as C
PCI.
All other I/O pins have a capacitance less than or equal to 10 pf.
相關(guān)PDF資料
PDF描述
CY39050V208-83BBC CPLDs at FPGA Densities
CY39050V208-83BBI CPLDs at FPGA Densities
CY39050V208-83BGC CPLDs at FPGA Densities
CY39050V208-83BGI CPLDs at FPGA Densities
CY39050V208-83MBC Evaluation Board for ADL5602 - 50 MHz to 4.0 GHz RF/IF Gain Block
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39050V208-233NTXC 功能描述:IC CPLD 50K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門(mén)數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤(pán)
CY39050V208-83NTXC 功能描述:IC CPLD 50K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門(mén)數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤(pán)
CY39050V208-83NTXI 功能描述:IC CPLD 50K GATE 208BQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Delta 39K™ ISR™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類(lèi)型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門(mén)數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類(lèi)型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤(pán)
CY39050V484-125BBC 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39050V484-125BBI 制造商:CYPRESS 制造商全稱(chēng):Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*