- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄380142 > CY39030Z388-181BGC (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號： | CY39030Z388-181BGC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁數(shù)： | 51/86頁 |
| 文件大?。?/td> | 1235K |
| 代理商： | CY39030Z388-181BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 51 of 86
188
[19]
189
[19]
190
[19]
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO7
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
IO/V
REF7
V
CCIO7
IO7
IO7
IO7
IO7
IO/V
REF7
IO7
IO7
V
CCIO7
IO7
IO/V
REF7
IO7
IO7
IO7
GND
GCLK3
GND
GCTL3
Table 11. 208 EQFP/PQFP Pin Table
(continued)
Pin
CY39030
CY39050
CY39100
CY39165
CY39200
Table 12. 388 BGA Pin Table
Pin
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
[19]
A14
[19]
A15
A16
A17
A18
CY39050
GND
NC
IO7
IO7
IO7
IO7
IO7
NC
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39100
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39165
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
CY39200
GND
IO7
IO7
IO7
IO7
IO7
IO7
IO/VREF7
IO7
IO7
IO/V
REF7
IO7
IO7
IO6
IO6
GND
IO6
IO6
Note:
19. Capacitance on these I/O pins meets the PCI spec (rev. 2.2), which requires IDSEL pin in a PCI design to have capacitance less than or equal to 8 pf. In the
document titled “Delta39K CPLD Family data sheet”, this spec is defined as C
PCI.
All other I/O pins have a capacitance less than or equal to 10 pf.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY39030Z388-181BGI | CPLDs at FPGA Densities |
| CY39030Z388-181MBC | CPLDs at FPGA Densities |
| CY39030Z388-181MBI | CPLDs at FPGA Densities |
| CY39030Z388-181MGC | CPLDs at FPGA Densities |
| CY39030Z388-181MGI | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY39030Z484-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z484-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z676-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z676-125BBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY39030Z676-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。