參數(shù)資料
型號： CY2SSTV857ZXI-32
廠商： Silicon Laboratories Inc
文件頁數(shù)： 1/8頁
文件大?。?/td> 0K
描述： IC CLK DDR266/333BUF1:10 48TSSOP
標準包裝： 39
系列： *
類型： *
PLL： *
主要目的： *
輸入： *
輸出： *
電路數(shù)： *
比率 - 輸入:輸出： *
差分 - 輸入:輸出： *
頻率 - 最大： *
電源電壓： *
工作溫度： *
安裝類型： *
封裝/外殼： *
供應(yīng)商設(shè)備封裝： *
包裝： *
Differential Clock Buffer/Driver DDR400/PC3200-Compliant
CY2SSTV857-32
.......................... Document #: 38-07557 Rev. *E Page 1 of 8
400 West Cesar Chavez, Austin, TX 78701
1+(512) 416-8500
1+(512) 416-9669
www.silabs.com
Features
Operating frequency: 60 MHz to 230 MHz
Supports 400 MHz DDR SDRAM
10 differential outputs from one differential input
Spread-Spectrum-compatible
Low jitter (cycle-to-cycle): < 75
Very low skew: < 100 ps
Power management control input
High-impedance outputs when input clock < 20 MHz
2.6V operation
Pin-compatible with CDC857-2 and -3
48-pin TSSOP and 40 QFN package
Industrial temperature of –40°C to 85°C
Conforms to JEDEC DDR specification
Description
The CY2SSTV857-32 is a high-performance, low-skew,
low-jitter zero-delay buffer designed to distribute differential
clocks in high-speed applications. The CY2SSTV857-32
generates ten differential pair clock outputs from one differ-
ential pair clock input. In addition, the CY2SSTV857-32
features differential feedback clock outpts and inputs. This
allows the CY2SSTV857-32 to be used as a zero delay buffer.
When used as a zero delay buffer in nested clock trees, the
CY2SSTV857-32 locks onto the input reference and translates
with near-zero delay to low-skew outputs.
Block Diagram
Pin Configuration
3
2
5
6
10
9
20
19
22
23
46
47
44
43
39
40
29
30
27
26
32
33
Y0
Y0#
Y1
Y1#
Y2
Y2#
Y3
Y3#
Y4
Y4#
Y5
Y5#
Y6
Y6#
Y7
Y7#
Y8
Y8#
Y9
Y9#
FBOUT
FBOUT#
Test and
Powerdown
Logic
PLL
13
14
36
35
FBIN
FBIN#
CLK
CLK#
AVDD
37
16
PD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
VS S
Y0 #
Y0
VDDQ
Y1
Y1 #
VS S
Y2 #
Y2
VDDQ
CL K
CL K #
VDDQ
AVD D
AVS S
VS S
Y3 #
Y3
VDDQ
Y4
Y4 #
VS S
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VS S
Y5 #
Y5
VDDQ
Y6
Y6 #
VS S
Y7 #
Y7
VDDQ
PD #
FB IN
FB IN #
VDDQ
FB O U T #
FB O U T
VS S
Y8 #
Y8
VDDQ
Y9
Y9 #
VS S
CY
2
S
STV85
7
-3
2
相關(guān)PDF資料
PDF描述
CY505YC64DT IC CLK CK505 BROADWATER 64TSSOP
CYW150OXC IC CLOCK 440BX AGP 56SSOP
CYW173SXC IC CLK GEN TAPE DRV 4CH 16SOIC
CYW305OXC IC CLOCK W305 SOLANO 56SSOP
DAC5674IPHPG4 IC DAC 14BIT 400MSPS 48-HTQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY2SSTV857ZXI-32T 功能描述:時鐘緩沖器 2.5V 60-200MHz 1:10 Diff DDR266/333 B/D RoHS:否 制造商:Texas Instruments 輸出端數(shù)量:5 最大輸入頻率:40 MHz 傳播延遲（最大值）: 電源電壓-最大:3.45 V 電源電壓-最小:2.375 V 最大功率耗散: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:LLP-24 封裝:Reel
CY2V012FLXCT 制造商:Cypress Semiconductor 功能描述:
CY2V013FLXCT 功能描述:鎖相環(huán) - PLL IC XTAL OSC VOLT RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
CY2V013FLXIT 功能描述:鎖相環(huán) - PLL FleXo HiPerf ClkGen RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
CY2V014FLXCT 功能描述:鎖相環(huán) - PLL IC XTAL OSC VOLT RoHS:否 制造商:Silicon Labs 類型:PLL Clock Multiplier 電路數(shù)量:1 最大輸入頻率:710 MHz 最小輸入頻率:0.002 MHz 輸出頻率范圍:0.002 MHz to 808 MHz 電源電壓-最大:3.63 V 電源電壓-最小:1.71 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:QFN-36 封裝:Tray
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*