參數(shù)資料
型號(hào): CS4334-KSZR
廠商: Cirrus Logic Inc
文件頁數(shù): 8/25頁
文件大?。?/td> 0K
描述: IC DAC STER 24BIT 96KHZ 8-SOIC
標(biāo)準(zhǔn)包裝: 2,000
位數(shù): 24
數(shù)據(jù)接口: 串行
轉(zhuǎn)換器數(shù)目: 2
電壓電源: 單電源
功率耗散(最大): 104mW
工作溫度: -10°C ~ 70°C
安裝類型: 表面貼裝
封裝/外殼: 8-SOIC(0.154",3.90mm 寬)
供應(yīng)商設(shè)備封裝: 8-SOIC
包裝: 帶卷 (TR)
輸出數(shù)目和類型: 2 電壓,單極
采樣率(每秒): 96k
配用: 598-1510-ND - BOARD EVAL FOR CS4334 CODEC
16
CS4334/5/8/9
LRCK
SCLK
Left Channel
Right Channel
SDATA
654321
0
98
7
15 14 13 12 11 10
6543
210
98
7
15 14 13 12 11 10
32 clocks
Internal SCLK Mode
External SCLK Mode
Right Justified, 16-Bit Data
INT SCLK = 32 Fs if MCLK/LRCK = 512, 256 or 128
INT SCLK = 48 Fs if MCLK/LRCK = 384 or 192
Right Justified, 16-Bit Data
Data Valid on Rising Edge of SCLK
SCLK Must Have at Least 32 Cycles per LRCK Period
Figure 12. CS4338 Data Format
LRCK
SCLK
Left Channel
Right Channel
SDATA
654
32
10
987
15 14 13 12 11 10
10
6
5
4
321
0
98
7
15 14 13 12 11 10
17 16
32 clocks
Internal SCLK Mode
External SCLK Mode
Right Justified, 18-Bit Data
INT SCLK = 64 Fs if MCLK/LRCK = 512, 256 or 128
INT SCLK = 48 Fs if MCLK/LRCK = 384 or 192
Right Justified, 18-Bit Data
Data Valid on Rising Edge of SCLK
SCLK Must Have at Least 36 Cycles per LRCK Period
Figure 13. CS4339 Data Format
相關(guān)PDF資料
PDF描述
SY58033UMG IC CLOCK BUFFER 1:8 5.5GHZ 32MLF
LTC6993HDCB-1#TRPBF IC MONOSTABLE MULTIVIBRATOR 6DFN
VE-J3N-MZ-F3 CONVERTER MOD DC/DC 18.5V 25W
SY56017RMG IC CLOCK MUX 2:1 4.5GHZ 16-MLF
LTC6993HDCB-1#TRMPBF IC MONOSTABLE MULTIVIBRATOR 6DFN
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CS4335 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter
CS4335-BS 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter
CS4335-DS 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter
CS4335-DSZ 制造商:CIRRUS 制造商全稱:Cirrus Logic 功能描述:8-Pin, 24-Bit, 96 kHz Stereo D/A Converter
CS4335-KS 制造商:CIRRUS_LOGIC 功能描述: 制造商:Cirrus Logic 功能描述:SERIAL INPUT LOADING, 24-BIT DAC, PDSO8