- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄353017 > COP8SGH044M3 (National Semiconductor Corporation) LP38690-ADJ/LP38692-ADJ 1A Low Dropout CMOS Linear Regulators with Adjustable Output Stable with Ceramic Output Capacitors PDF資料下載
參數(shù)資料
| 型號(hào)： | COP8SGH044M3 |
| 廠商： | National Semiconductor Corporation |
| 英文描述： | LP38690-ADJ/LP38692-ADJ 1A Low Dropout CMOS Linear Regulators with Adjustable Output Stable with Ceramic Output Capacitors |
| 中文描述： | 8位的CMOS基于ROM和OTP微控制器具有8K到32K的內(nèi)存，2個(gè)比較器和USART |
| 文件頁(yè)數(shù)： | 49/62頁(yè) |
| 文件大?。?/td> | 913K |
| 代理商： | COP8SGH044M3 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)當(dāng)前第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)
14.0
Instruction
Set
(Continued)
14.8
OPCODE
T
ABLE
Upper
Nibble
FE
D
C
B
A
9
8
7
6
5
4
3
2
1
0
LowerNibble
JP15
JP31
LD
0F0,
#i
DRSZ
0F0
RRCA
RC
ADC
A,#i
ADC
A,[B]
IFBIT
0,[B]
ANDSZ
A,
#i
LD
B,#0F
IFBNE
0
JSR
x000
–
x0FF
JMP
x000
–
x0FF
JP+17
INTR
0
JP14
JP30
LD
0F1,
#i
DRSZ
0F1
*
S
C
SUBC
A,
#i
SUBC
A,[B]
IFBIT
1,[B]
*L
D
B,#0E
IFBNE
1
JSR
x100
–
x1FF
JMP
x100
–
x1FF
JP+18
JP+2
1
JP13
JP29
LD
0F2,
#i
DRSZ
0F2
X
A,[X+]
X
A,[B+]
IFEQ
A,#i
IFEQ
A,[B]
IFBIT
2,[B]
*L
D
B,#0D
IFBNE
2
JSR
x200
–
x2FF
JMP
x200
–
x2FF
JP+19
JP+3
2
JP12
JP28
LD
0F3,
#i
DRSZ
0F3
X
A,[X]
X
A,[B]
IFGT
A,#i
IFGT
A,[B]
IFBIT
3,[B]
*L
D
B,#0C
IFBNE
3
JSR
x300
–
x3FF
JMP
x300
–
x3FF
JP+20
JP+4
3
JP1
1
JP27
LD
0F4,
#i
DRSZ
0F4
VIS
LAID
ADD
A,#i
ADD
A,[B]
IFBIT
4,[B]
CLRA
LD
B,#0B
IFBNE
4
JSR
x400
–
x4FF
JMP
x400
–
x4FF
JP+21
JP+5
4
JP10
JP26
LD
0F5,
#i
DRSZ
0F5
RPND
JID
AND
A,#i
AND
A,[B]
IFBIT
5,[B]
SW
AP
A
L
D
B,#0A
IFBNE
5
JSR
x500
–
x5FF
JMP
x500
–
x5FF
JP+22
JP+6
5
JP9
JP25
LD
0F6,
#i
DRSZ
0F6
X
A,[X]
X
A,[B]
XOR
A,#i
XOR
A,[B]
IFBIT
6,[B]
DCORA
LD
B,#09
IFBNE
6
JSR
x600
–
x6FF
JMP
x600
–
x6FF
JP+23
JP+7
6
JP8
JP24
LD
0F7,
#i
DRSZ
0F7
*
OR
A,#i
OR
A,[B]
IFBIT
7,[B]
PUSHA
LD
B,#08
IFBNE
7
JSR
x700
–
x7FF
JMP
x700
–
x7FF
JP+24
JP+8
7
JP7
JP23
LD
0F8,
#i
DRSZ
0F8
NOP
RLCA
LD
A,#i
IFC
SBIT
0,[B]
RBIT
0,[B]
LD
B,#07
IFBNE
8
JSR
x800
–
x8FF
JMP
x800
–
x8FF
JP+25
JP+9
8
JP6
JP22
LD
0F9,
#i
DRSZ
0F9
IFNE
A,[B]
IFEQ
Md,#i
IFNE
A,#i
IFNC
SBIT
1,[B]
RBIT
1,[B]
LD
B,#06
IFBNE
9
JSR
x900
–
x9FF
JMP
x900
–
x9FF
JP+26
JP+10
9
JP5
JP21
LD
0F
A,
#i
DRSZ
0F
A
L
D
A,[X+]
LD
A,[B+]
LD
[B+],#i
INCA
SBIT
2,[B]
RBIT
2,[B]
LD
B,#05
IFBNE
0A
JSR
xA00
–
xAFF
JMP
xA00
–
xAFF
JP+27
JP+1
1
A
JP4
JP20
LD
0FB,
#i
DRSZ
0FB
LD
A,[X]
LD
A,[B]
LD
[B],#i
DECA
SBIT
3,[B]
RBIT
3,[B]
LD
B,#04
IFBNE
0B
JSR
xB00
–
xBFF
JMP
xB00
–
xBFF
JP+28
JP+12
B
JP3
JP19
LD
0FC,
#i
DRSZ
0FC
LD
Md,#i
JMPL
X
A,Md
POP
A
SBIT
4,[B]
RBIT
4,[B]
LD
B,#03
IFBNE
0C
JSR
xC00
–
xCFF
JMP
xC00
–
xCFF
JP+29
JP+13
C
JP2
JP18
LD
0FD,
#i
DRSZ
0FD
DIR
JSRL
LD
A,Md
RETSK
SBIT
5,[B]
RBIT
5,[B]
LD
B,#02
IFBNE
0D
JSR
xD00
–
xDFF
JMP
xD00
–
xDFF
JP+30
JP+14
D
JP1
JP17
LD
0FE,
#i
DRSZ
0FE
LD
A,[X]
LD
A,[B]
LD
[B],#i
RET
SBIT
6,[B]
RBIT
6,[B]
LD
B,#01
IFBNE
0E
JSR
xE00
–
xEFF
JMP
xE00
–
xEFF
JP+31
JP+15
E
JP0
JP16
LD
0FF
,
#
i
DRSZ
0FF
*
LD
B,#i
RETI
SBIT
7,[B]
RBIT
7,[B]
LD
B,#00
IFBNE
0F
JSR
xF00
–
xFFF
JMP
xF00
–
xFFF
JP+32
JP+16
F
Where,
i
is
the
immediate
data
Md
is
a
directly
addressed
memory
location
*
is
an
unused
opcode
The
opcode
60
Hex
is
also
the
opcode
for
IFBIT
#i,A
COP8SG
Family
www.national.com
53
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| COP8SGH044M6 | LP38690/LP38692 1A Low Dropout CMOS Linear Regulators Stable with Ceramic Output Capacitors; Package: SOT-223; No of Pins: 5 |
| COP8SGH044M7 | LP38690/LP38692 1A Low Dropout CMOS Linear Regulators Stable with Ceramic Output Capacitors; Package: SOT-223; No of Pins: 5 |
| COP8SGH940L9 | 8-Bit CMOS ROM Based and OTP Microcontrollers with 8k to 32k Memory, Two Comparators and USART |
| COP8SGH940M3 | 8-Bit CMOS ROM Based and OTP Microcontrollers with 8k to 32k Memory, Two Comparators and USART |
| COP8SGH940M6 | 8-Bit CMOS ROM Based and OTP Microcontrollers with 8k to 32k Memory, Two Comparators and USART |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| COP8SGR728M7 | 功能描述:8位微控制器 -MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| COP8SGR728M7/NOPB | 功能描述:8位微控制器 -MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| COP8SGR728M8 | 功能描述:8位微控制器 -MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| COP8SGR728M8/NOPB | 功能描述:8位微控制器 -MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
| COP8SGR728N8 | 功能描述:8位微控制器 -MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:50 MHz 程序存儲(chǔ)器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風(fēng)格:SMD/SMT |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。