- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄255751 > BU-65743F8-300 (DATA DEVICE CORP) 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 PDF資料下載
參數(shù)資料
| 型號： | BU-65743F8-300 |
| 廠商： | DATA DEVICE CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| 封裝： | 0.880 INCH, CERAMIC, QFP-80 |
| 文件頁數(shù)： | 41/75頁 |
| 文件大?。?/td> | 532K |
| 代理商： | BU-65743F8-300 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁
46
Data Device Corporation
www.ddc-web.com
BU-65743/65843/65863/65864
D-06/04-0
FIGURE 16. PCI READ OF ACE MEMORY/REGISTER
1 2 3 4 5 6 7 8 9 1011121314151617181920212223242526272829
PCI memory read from ACE registers/memory with no DRR pending & FIFO empty
produces Retry & enques DRR. Master should attempt read as soon as possible
(preferably within 33 clocks). 3rd read produces disconnect with data, DRR complete
A
DAT
6h
0ns
250ns
500ns
750ns
I
PCICLK
IO
AD[31:0]
I
C/BE[3:0]#
I
FRAME#
I
IRDY#
O
TRDY#
O
STOP#
O
DEVSEL#
ACE MEMORY
(BAR0), DOUBLE
WORD
TYPE OF READ
TABLE 63. MIN/MAX DELAYED READ FORMULAS
ACE MEMORY
(BAR0), SINGLE
WORD OR ACE
REGISTER
(BAR1, DOUBLE
WORD OR
LOWER WORD
No CBEN#
ASSERTED OR
ACE REGISTER
(BAR1) UPPER
WORD
13 x PCI_CLK PERIOD
+ 11 x ACE_CLK
PERIOD
MIN TIME FORMULA
8 x PCI_CLK PERIOD
+ 5 x ACE_CLK
PERIOD
3 x PCI_CLK PERIOD
MAX TIME FORMULA
16 x PCI_CLK PERIOD
+ 14 x ACE_CLK
PERIOD
10 x PCI_CLK PERIOD
+ 6 x ACE_CLK PERIOD
3 x PCI_CLK PERIOD
The third case returns all zeroes and is shown only for com-
pleteness.
The following examples have the same conditions: PCI clock =
33MHz, ACE clock = 16MHz, no ACE contention.
Single word read
Min time = 8 x 30 nS + 5 x 62.5 nS = 552.5 nS
Max time = 10 x 30nS + 6 x 62.5 nS = 675 nS
Double word read
Min time = 13 x 30 nS + 11 x 62.5 nS = 1077.5 nS
Max time = 16 x 30nS + 14 x 62.5 nS = 1167.5 nS
In addition, the following amount of ACE clocks should be added
for maximum time if the ACE is active.
ENHANCED CPU ACCESS ENABLED,
SINGLE WORD XFER
ACE OPERATING MODE
TABLE 64. ADDITIONAL DRR DELAY FOR
CONTESTED ACE RAM ACCESS
MAXIMUM ADDITIONAL
ACE CLOCKS
3
ENHANCED CPU ACCESS ENABLED,
DOUBLE WORD XFER
6
ENHANCED CPU ACCESS DISABLED,
SINGLE WORD XFER
67
ENHANCED CPU ACCESS DISABLED,
DOUBLE WORD XFER
74
THE ENHANCED CPU ACCESS IC CONTROLLED BY BIT 14 OF CON-
FIGURATION REGISTER #6
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| BU-65843F8-220 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| BU-65863F3-300 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| BU-65863F8-320 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP80 |
| BU-61559D1-230L | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
| BU-61559D1-870 | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| BU6574FV | 制造商:ROHM 制造商全稱:Rohm 功能描述:Silicon monolithic integrated circuit |
| BU6574FV-E2 | 功能描述:IC ANALOG FRONT END SSOP20 RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模擬前端 (AFE) 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:2,500 系列:- 位數(shù):- 通道數(shù):2 功率（瓦特）:- 電壓 - 電源，模擬:3 V ~ 3.6 V 電壓 - 電源，數(shù)字:3 V ~ 3.6 V 封裝/外殼:32-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:32-QFN（5x5） 包裝:帶卷 (TR) |
| BU6577FV | 制造商:ROHM 制造商全稱:Rohm 功能描述:Silicon monolithic integrated circuit |
| BU6577FV-E2 | 制造商:ROHM Semiconductor 功能描述:ANALOG FRONT END - Tape and Reel |
| BU6581KV | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:コミュニケーションLSI |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。