- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄255849 > BU-61705F4-490 (DATA DEVICE CORP) 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 PDF資料下載
參數(shù)資料
| 型號： | BU-61705F4-490 |
| 廠商： | DATA DEVICE CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
| 封裝： | CERAMIC, QFP-72 |
| 文件頁數(shù)： | 22/54頁 |
| 文件大小： | 576K |
| 代理商： | BU-61705F4-490 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁當(dāng)前第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁
29
Data Device Corporation
www.ddc-web.com
BU-61703/61705
D1 web-09/02-0
NOTES:
(1)
During Auto-Configuration the SSRT samples data three clock cycles following the falling edge of DTACK.
(2)
If self-test mode is not enabled, then RTACTIVE will go active high 1 clock cycle following the rising edge of DTACK.
If self-test is enabled then RTACTIVE will be delayed from going active high in accordance with ‘t12’.
t2
CLOCK IN rising to DTREQ low
ALL
ns
t3
DTREQ (low) - to - DTGRT delay time
ALL
s
t4
DTGRT low setup prior to CLOCK IN rising
ALL
ns
t6
CLOCK IN rising to DTACK low
ALL
ns
t7
DTGRT hold time following DTACK falling
ALL
ns
t9
Time for input data to become valid following falling edge of DTACK
t12
RTACTIVE high delayed from DTACK high (see Note 2)
t13
CLOCK IN rising to RTACTIVE high
ALL
ns
REF
DESCRIPTION
CLOCK
FREQUENCY
VALUE @5 VOLTS
UNITS
TABLE FOR FIGURE 12. AUTO-CONFIGURATION - DMA READ TIMING
MIN
TYP
MAX
40
10
40
30
20 MHz
ns
120
16 MHz
ns
157
12 MHz
ns
220
10 MHz
ns
270
20 MHz
ms
1.6
16 MHz
ms
2.0
12 MHz
ms
2.7
10 MHz
ms
3.2
t5
DTGRT falling to DTACK low
20 MHz
ns
100
16 MHz
ns
113
12 MHz
ns
133
10 MHz
ns
150
t8
DTACK low pulse width
20 MHz
185
ns
200
215
16 MHz
235
ns
250
265
12 MHz
318
ns
333
348
10 MHz
385
ns
400
415
VALUE @3.3 VOLTS
MIN
TYP
MAX
40
10
40
30
40
120
157
220
270
1.6
2.0
2.7
3.2
105
118
138
155
185
200
215
235
250
265
318
333
348
385
400
415
t10
Data input hold time following sampling time (see Note 1)
ALL
30
ns
30
t11
CLOCK IN rising to DTREQ, DTACK, and MEMOE high
ALL
ns
30
40
t1
MSTCLR high delay to DTREQ low
20 MHz
35
ns
50
65
16 MHz
47.5
ns
62.5
77.5
12 MHz
68.3
ns
83.3
98.3
10 MHz
85
ns
100
115
35
50
65
47.5
62.5
77.5
68.3
83.3
98.3
85
100
115
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| BU-61705F4-500W | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
| BU-61705F4-590Q | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
| BU-61705F4-890K | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
| BU-61705G3-100S | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
| BU-61705G3-100W | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQFP72 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| BU-61740B3NEW | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MIL-STD-1553 Components |μ-ACE (Micro-ACE?) |
| BU-61743 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MIL-STD-1553 Components |Enhanced Mini-ACE? |
| BU-61743F3-100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| BU-61743F3-110 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
| BU-61743F4-100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecommunication IC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。