- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄256392 > BU-61581S5-180 (DATA DEVICE CORP) 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP70 PDF資料下載
參數(shù)資料
| 型號： | BU-61581S5-180 |
| 廠商： | DATA DEVICE CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP70 |
| 封裝： | 1.900 X 1 INCH, 0.165 INCH HEIGHT, LOW PROFILE, CERAMIC, DIP-70 |
| 文件頁數(shù)： | 16/44頁 |
| 文件大?。?/td> | 298K |
| 代理商： | BU-61581S5-180 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
23
FIGURE 10. 16-BIT TRANSPARENT MODE
HOST
ACE
55
55
8
7
5
4
1
2
3
CH. A
TX/RXA
55
55
8
7
5
4
1
2
3
CH. B
TX/RXB
RTAD4-RTAD0
RT
ADDRESS,
PARITY
RTADP
D15-D0
+5V
+15V
CLK IN
16 MHz
CLOCK
OSCILLATOR
RD/WR
STRBD
READYD
TAG_CLK
CPU STROBE
CPU ACKNOWLEDGE
RESET
+5V
MSTCLR
SSFLAG/EXT_TRIG
INT
CPU INTERRUPT REQUEST
'245
DIR
EN
CPU D15-D0
RAM
64K x 16 MAX
WR
OE
CS
MEMWR
MEMOE
IOEN
DTREQ
DTGRT
'244
EN
ADDRESS
DECODER
EN
ADDRESS
DECODER
MEMENA-IN
A15-A0
CPU A15-A0
MEMENA-OUT
SELECT
MEM/REG
TRANSPARENT/BUFFERED
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。