- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄256413 > BU-61559D1-520K (DATA DEVICE CORP) 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 PDF資料下載
參數(shù)資料
| 型號： | BU-61559D1-520K |
| 廠商： | DATA DEVICE CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 2 CHANNEL(S), 1M bps, MIL-STD-1553 CONTROLLER, CQIP78 |
| 封裝： | 45.70 X 53.30 MM, 5.30 MM HEIGHT, CERAMIC, DDIP-78 |
| 文件頁數(shù)： | 12/32頁 |
| 文件大?。?/td> | 438K |
| 代理商： | BU-61559D1-520K |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁
2
Data Device Corporation
www.ddc-web.com
BU-61559 Series
E-03/06-0
FIGURE
1.
B
U-61559
BLOCK
DIA
GRAM
8
(ILLEGALIZATION
ENABLE)
ILLENA
BUS-25679
7
5
4
1
2
3
LOW-POWER
TRANSCEIVER
A
TX_INH_A
8
BUS-25679
7
5
4
1
2
3
LOW-POWER
TRANSCEIVER
A
TX_INH_A
(RT
ADDRESS)
RTAD
4-
,RTADP
(BROADCAST
ENABLE)
BRO_ENA
RTFAIL
(RTFAIL,
RTFLAG)
RTFLAG
(BROADCAST,
MESSAGE
TIMING,
DATA
STROBE
AND
ERROR
INDICATORS)
BCSTRCV,
CMD_STR,
TXDTA_STR
RXDTA_STR,
MSG_ERR,
INCMD
ILLEGALLIZATION
LOGIC
DUAL
ENCODER/
DECODER
BC/RT/MT
PROTOCOL
8K
x
16
DUAL
PORT
RAM
MEMORY
DATA
MEMORY
ADDRESS
MEMORY
MANAGEMENT,
SHARED
RAM/
PROCESSOR
INTERFACE,
INTERRUPT
LOGIC
TAGCLK
SSFLAG
MEMENA-IN
MEMEN-OUT,MEMWR,
MEMOE
INT
IOEN,
READYD
TRANSPARENT/BUFFERED,
MSTCLR,
STRBD,
SELECT,
MEM/REG,
RD/WR
(TIME
TAG
CLOCK)
(SUBSYSTEM
FLAG)
(MEMORY
CONTROL)
(INTERRUPT
REQUEST)
(PROCESSOR
CONTROL)
ADDRESS
LATCHES/
BUFFERS*
ADDR_LAT
A15-A
D15-D
DATA
BUFFERS*
CLK
IN
(16MHz)
(PROCESSOR
DATA)
(PROCESSOR
ADDRESS)
(ADDRESS
LATCH
CONTROL)
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。