參數(shù)資料
型號: AX500-PQG208
廠商: Microsemi SoC
文件頁數(shù): 254/262頁
文件大?。?/td> 0K
描述: IC FPGA AXCELERATOR 500K 208QFP
標準包裝: 24
系列: Axcelerator
邏輯元件/單元數(shù): 5376
RAM 位總計: 73728
輸入/輸出數(shù): 115
門數(shù): 500000
電源電壓: 1.425 V ~ 1.575 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 70°C
封裝/外殼: 208-BFQFP
供應(yīng)商設(shè)備封裝: 208-PQFP(28x28)
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁當前第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
Axcelerator Family FPGAs
Re vi s i on 18
2 - 77
Table 2-80 PLL Interface Signals
Signal Name
Type
User
Accessible
Allowable
Values
Function
RefCLK
Input
Yes
Reference Clock for the PLL
FB
Input
Yes
Feedback port for the PLL
PowerDown
Input
Yes
PLL power down control
0
PLL powered down
1
PLL active
DIVI[5:0]
Input
Yes
1 to 64, in
unsigned binary
notation offset by
-1
Sets value for feedback divider (multiplier)
DIVJ[5:0]
Input
Yes
Sets value for CLK1 divider
LowFreq
Input
Yes
Input frequency range selector
0
50–200 MHz
1
14–50 MHz
Osc[2:0]
Input
Yes
Output frequency range selector
XX0
400–1000 MHZ
001
200–400 MHZ
011
100–200 MHZ
101
50–100 MHZ
111
20–50 MHZ
DelayLine[4:0]
Input
Yes
–15 to +15
(increments), in
signed-and-
magnitude binary
representation
Clock Delay (positive/negative) in increments
of 250 ps, with maximum value of ± 3.75 ns
FBMuxSel
Input
No
Selects the source for the feedback input
REFSEL
Input
No
Selects the source for the reference clock
OUTSEL
Input
No
Selects the source for the routed net output
PLLSEL
Input
No
ROOTSEL & PLLSEL are used to select the
source of the global clock network
ROOTSEL
Input
No
Lock
Output
Yes
High value indicates PLL has locked
CLK1
Output
Yes
PLL clock output
CLK2
Output
Yes
PLL clock output
Note:
If the input RefClk is taken outside its operating range, the outputs Lock, CLK1 and CLK2 are
indeterminate.
相關(guān)PDF資料
PDF描述
ASM36DRYH-S13 CONN EDGECARD 72POS .156 EXTEND
HSC43DRYI-S93 CONN EDGECARD 86POS DIP .100 SLD
M1AGL1000V2-CSG281 IC FPGA 1KB FLASH 1M 281-CSP
AGL1000V2-CS281 IC FPGA 1KB FLASH 1M 281-CSP
RSC25DTEF CONN EDGECARD 50POS .100 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AX500-PQG208I 功能描述:IC FPGA AXCELERATOR 500K 208QFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場可編程門陣列) 系列:Axcelerator 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
AX500-PQG208M 制造商:Microsemi Corporation 功能描述:FPGA Axcelerator Family 286K Gates 5376 Cells 649MHz 0.15um Technology 1.5V 208-Pin PQFP 制造商:Microsemi Corporation 功能描述:FPGA AXCELERATOR 286K GATES 5376 CELLS 649MHZ 0.15UM 1.5V 20 - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 115 I/O 208PQFP 制造商:Microsemi Corporation 功能描述:IC FPGA AXCELERATOR 500K 208PQFP
AX500-PQG896 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs
AX500-PQG896B 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs
AX500-PQG896I 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs