- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381356 > AS9C25256M2018L-200FC (ALLIANCE SEMICONDUCTOR CORP) TERM. F/O CABLE SC-SC/ DPLX/RISER/3M/RED PDF資料下載
參數(shù)資料
| 型號： | AS9C25256M2018L-200FC |
| 廠商： | ALLIANCE SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | TERM. F/O CABLE SC-SC/ DPLX/RISER/3M/RED |
| 中文描述： | 256K X 18 DUAL-PORT SRAM, 7.5 ns, PBGA208 |
| 封裝： | FBGA-208 |
| 文件頁數(shù)： | 24/30頁 |
| 文件大小： | 1100K |
| 代理商： | AS9C25256M2018L-200FC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁
AS9C25512M2018L
AS9C25256M2018L
9/24/04, v.1.2
Alliance Semiconductor
P. 24 of 30
TAP AC electrical characteristics
[2]
Notes:
1. t
JCS
and t
JCH
refer to the setup and hold time requirements of latching data from the boundary scan register.
2. Test conditions are specified using the load in the figure TAP AC output load equivalent.
TAP AC test conditions & output load equivalent
TAP DC electrical characteristics and operating conditions (VDD=2.5V ± 100 mV)
Description
Symbol
Input high (logic 1) voltage
V
IH
Input low (logic 0) voltage
V
IL
Input leakage current
|I
LI
|
Output leakage current
|I
LO
|
Outputs disabled, 0V < V
OUT
< VDDQ (DQ
x
)
Output low voltage
V
OLC
Output low voltage
V
OLT
Output high voltage
V
OHC
Output high voltage
V
OHT
Description
Symbol
Min
Max
Units
Clock
Clock cycle time
Clock frequency
Clock high time
Clock low time
Output Times
TCK low to TDO unknown
TCK low to TDO valid
Setup Times
TMS/TDI setup
Capture setup
Hold Times
TMS/TDI hold
Capture hold
Reset Times
JTAG Reset
JTAG Reset Recovery
t
JCYC
f
JTAG
t
JCH
t
JCL
100
-
40
40
-
ns
10
-
-
MHz
ns
ns
t
JOH
t
JCD
0
-
-
ns
ns
20
t
JIS
t
JCS[1]
10
10
-
-
ns
ns
t
JIH
t
JCH[1]
10
10
-
-
ns
ns
t
JRS
t
JRR
50
50
-
-
ns
ns
Conditions
Min
1.7
-0.3
0
0
Max
Units
V
V
μA
μA
V
V
V
V
VDD + 0.3
0.7
10
10
0.2
0.7
VDD = Max; 0V < V
IN
< VDD
I
OLC
= 100μA
I
OLT
= 2mA
I
OHC
= -100μA
I
OHT
= -2mA
2.1
1.7
TDO
50
Z
O
=50
1.25V
20pF
Input pulse levels
Input rise and fall times
Input timing reference levels
Output reference levels
Test load termination supply voltage
Vss to 2.5V
1V/ns
1.25V
1.25V
1.25V
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASCELL3911 | ER 6C 6#16 SKT RECP LINE |
| ASCELL3912 | ER 10C 10#16 SKT RECP LINE |
| ASD07H-12D12 | Isolated and Regulated 7 WATT Open Frame DC/DC Converter |
| ASD07H-12D15 | Isolated and Regulated 7 WATT Open Frame DC/DC Converter |
| ASD07H-12D5 | Isolated and Regulated 7 WATT Open Frame DC/DC Converter |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AS9C25256M2018L-200FI | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface |
| AS9C25256M2018L-200TC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface |
| AS9C25256M2018L-200TI | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface |
| AS9C25256M2018L-250BC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface |
| AS9C25256M2018L-250BI | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:2.5V 512/256K x 18 Synchronous Dual-port SRAM with 3.3V or 2.5V interface |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。