- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄381327 > AS7C1026-20BC (ALLIANCE SEMICONDUCTOR CORP) 5V/3.3V 64Kx6 CMOS SRAM PDF資料下載
參數(shù)資料
| 型號： | AS7C1026-20BC |
| 廠商： | ALLIANCE SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 5V/3.3V 64Kx6 CMOS SRAM |
| 中文描述： | 64K X 16 STANDARD SRAM, 20 ns, PBGA48 |
| 封裝： | 6 X 8 MM, BGA-48 |
| 文件頁數(shù)： | 9/10頁 |
| 文件大?。?/td> | 239K |
| 代理商： | AS7C1026-20BC |
AS7C1026
AS7C31026
DID 11-20011-A. 5/22/00
ALLIANCE SEMICONDUCTOR
9
S
Notes
1
2
3
4
Bump counts: 48 (8 row x 6 column).
Pitch: (x,y) = 0.75 mm x 0.75 mm (typ).
Units: millimeters.
All tolerance are +/- 0.050 unless otherwise
specified.
Typ: typical.
Y is coplanarity: 0.08 (max).
5
6
Minimum
–
5.90
–
7.90
–
–
–
–
0.22
–
Typical
0.75
8.00
3.75
8.00
5.25
0.35
–
0.68
0.25
–
Maximum
–
8.10
–
8.10
–
–
1.20
–
0.27
0.08
A
B
B1
C
C1
D
E
E1
E2
Y
48-ball FBGA
Bottom View
6
5
4
3
2
1
Ball A1
C1
A
B
C
D
F
G
H
J
A
B1
Side View
Top View
Ball #A1 index
C
SRAM DIE
Elastomer
B
Detail View
A
Y
Die
0.3/T
μ
p
E2
E
Die
D
E1
E2
E
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AS7C1026-20TC | High Speed CMOS Logic Dual Negative-Edge-Triggered J-K Flip-Flops with Reset 14-SOIC -55 to 125 |
| AS7C31026-20JC | 8-Bit Parallel-Load Shift Registers 16-SO -40 to 85 |
| AS7C31026-20TC | 8-Bit Parallel-Load Shift Registers 16-TSSOP -40 to 85 |
| AS7C31026-20TI | 8-Bit Parallel-Load Shift Registers 16-TSSOP -40 to 85 |
| AS7C31026-10 | 5V/3.3V 64Kx6 CMOS SRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AS7C1026-20BI | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:5V / 3.3V 64KX16 CMOS SRAM |
| AS7C1026-20JC | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:5V/3.3V 64Kx6 CMOS SRAM |
| AS7C1026-20JI | 制造商:ALSC 制造商全稱:Alliance Semiconductor Corporation 功能描述:5V / 3.3V 64KX16 CMOS SRAM |
| AS7C102620TC | 制造商:Alliance Memory Inc 功能描述: |
| AS7C1026-20TC | 制造商:Alliance Semiconductor 功能描述:SRAM Chip Async Single 5V 1M-Bit 64K x 16 20ns 44-Pin TSOP-II |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。