- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4453 > AFS250-1PQG208I (Microsemi SoC)IC FPGA 2MB FLASH 250K 208PQFP PDF資料下載
參數(shù)資料
| 型號(hào)： | AFS250-1PQG208I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 34/334頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 2MB FLASH 250K 208PQFP |
| 標(biāo)準(zhǔn)包裝： | 24 |
| 系列： | Fusion® |
| RAM 位總計(jì)： | 36864 |
| 輸入/輸出數(shù)： | 93 |
| 門數(shù)： | 250000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 100°C |
| 封裝/外殼： | 208-BFQFP |
| 供應(yīng)商設(shè)備封裝： | 208-PQFP（28x28） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁
Fusion Family of Mixed Signal FPGAs
Revision 4
2-113
(conversion that starts
before a previously started conversion is finished). The total time for
calibration still remains 3,840 ADCCLK cycles.
ADC Example
This example shows how to choose the correct settings to achieve the fastest sample time in 10-bit mode
for a system that runs at 66 MHz. Assume the acquisition times defined in Table 2-44 on page 2-111 for
10-bit mode, which gives 0.549 s as a minimum hold time.
The period of SYSCLK: tSYSCLK = 1/66 MHz = 0.015 s
Choosing TVC between 1 and 33 will meet the maximum and minimum period for the ADCCLK
requirement. A higher TVC leads to a higher ADCCLK period.
The minimum TVC is chosen so that tdistrib and tpost-cal can be run faster. The period of ADCCLK with a
TVC of 1 can be computed by EQ 24.
EQ 24
The STC value can now be computed by using the minimum sample/hold time from Table 2-44 on
page 2-111, as shown in EQ 25.
EQ 25
You must round up to 3 to accommodate the minimum sample time requirement. The actual sample time,
EQ 26
Microsemi recommends post-calibration for temperature drift over time, so post-calibration is enabled.
The post-calibration time, tpost-cal, can be computed by EQ 27. The post-calibration time is 0.24 s.
EQ 27
The distribution time, tdistrib, is equal to 1.2 s and can be computed as shown in EQ 28 (N is number of
bits, referring back to EQ 8 on page 2-97).
EQ 28
The total conversion time can now be summated, as shown in EQ 29 (referring to EQ 23 on page 2-112).
tsync_read + tsample + tdistrib + tpost-cal + tsync_write = (0.015 + 0.60 + 1.2 + 0.24 + 0.015) s = 2.07 s
EQ 29
The optimal setting for the system running at 66 MHz with an ADC for 10-bit mode chosen is shown in
Table 2-47 Optimal Setting at 66 MHz in 10-Bit Mode
TVC[7:0]
= 1
= 0x01
STC[7:0]
= 3
= 0x03
MODE[3:0]
= b'0100
= 0x4*
Note: No power-down after every conversion is chosen in this case; however, if the application is
power-sensitive, the MODE[2] can be set to '0', as described above, and it will not affect any
performance.
tADCCLK
41 TVC
+
tSYSCLK
41 1
+
0.015 s
0.12 s
==
=
STC
tsample
tADCCLK
-------------------- 2
–
0.549 s
0.12 s
----------------------- 2
–
4.575 2
–
2.575
==
=
tsample
2STC
+
t
ADCCLK
23
+
t
ADCCLK
5 0.12 s
0.6 s
==
=
tpost-cal
2tADCCLK
0.24 s
==
tdistrib
NtADCCLK
10 0.12
1.2 s
==
=
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M1AFS250-1PQ208I | IC FPGA 2MB FLASH 250K 208-PQFP |
| A14V15A-PL84C | IC FPGA 1500 GATES 3.3V 84-PLCC |
| A14V15A-PLG84C | IC FPGA 1500 GATES 3.3V 84-PLCC |
| 5745172-3 | CONN BACKSHELL DB15 DIE CAST |
| AFS250-1PQ208I | IC FPGA 2MB FLASH 250K 208PQFP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AFS250-1PQG256ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-1PQG256I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-1PQG256PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-1QN256ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
| AFS250-1QN256I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Actel Fusion Mixed-Signal FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。