- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378286 > ADSP-21991BBC (ANALOG DEVICES INC) SigmaDSP 28-/56-Bit Audio Processor with Two ADCs and Four DACs PDF資料下載
參數(shù)資料
| 型號： | ADSP-21991BBC |
| 廠商： | ANALOG DEVICES INC |
| 元件分類： | 數(shù)字信號處理 |
| 英文描述： | SigmaDSP 28-/56-Bit Audio Processor with Two ADCs and Four DACs |
| 中文描述： | 16-BIT, 150 MHz, OTHER DSP, PBGA196 |
| 封裝： | MINI, BGA-196 |
| 文件頁數(shù)： | 23/44頁 |
| 文件大?。?/td> | 589K |
| 代理商： | ADSP-21991BBC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁
–23–
REV. 0
ADSP-21991
Clock In and Clock Out Cycle Timing
Table 5
and
Figure 6
describe clock and reset operations. Com-
binations of CLKIN and clock multipliers must not select
core/peripheral clocks in excess of 160 MHz/80 MHz for the
ADSP-21991BST and 150 MHz/75 MHz for the ADSP-
21991BBC, when the peripheral clock rate is one-half the core
clock rate. If the peripheral clock rate is equal to the core clock
rate, the maximum peripheral clock rate is 80 MHz for the
ADSP-21991BST and 75 MHz for the ADSP-21991BBC. The
peripheral clock is supplied to the CLKOUT pins.
When changing from bypass mode to PLL mode, allow 512
HCLK cycles for the PLL to stabilize.
Table 5. Clock In and Clock Out Cycle Timing
Parameter
Timing Requirements
t
CK
t
CKL
t
CKH
t
WRST
t
MSS
t
MSH
t
MSD
t
PFD
Min
Max
Unit
CLKIN Period
1,
2
CLKIN Low Pulse
CLKIN High Pulse
RESET
Asserted Pulsewidth Low
MSELx/BYPASS Stable Before
RESET
Deasserted Setup
MSELx/BYPASS Stable After
RESET
Deasserted Hold
MSELx/BYPASS Stable After
RESET
Asserted
Flag Output Disable Time After
RESET
Asserted
10
4.5
4.5
200t
CLKOUT
40
1000
200
ns
ns
ns
ns
μs
ns
ns
ns
200
10
Switching Characteristics
t
CKOD
t
CKO
CLKOUT Delay from CLKIN
CLKOUT Period
3
0
12.5
5.8
ns
ns
1
In clock multiplier mode and MSEL6–0 set for 1:1 (or CLKIN = CCLK), t
CK
= t
CCLK
.
2
In bypass mode, t
CK
= t
CCLK
.
3
CLKOUT jitter can be as great as 8 ns when CLKOUT frequency is less than 20 MHz. For frequencies greater than 20 MHz, jitter is less than 1 ns.
Figure 6. Clock In and Clock Out Cycle Timing
t
CKOD
CLKOUT
MSEL6–0
BYPASS
DF
RESET
CLKIN
t
WRST
t
CKH
t
CK
t
CKL
t
MSH
t
CKO
t
PFD
t
MSD
t
MSS
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADSP-21991BST | SigmaDSP 28-/56-Bit Audio Processor with Two ADCs and Four DACs |
| ADV7183A | Multiformat SDTV Video Decoder |
| ADV7183ABST | Multiformat SDTV Video Decoder |
| ADV7183AKST | Multiformat SDTV Video Decoder |
| ADV7330 | Multiformat 11-Bit Triple DAC Video Encoder |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21991BBCZ | 功能描述:IC DSP CTLR 16BIT 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:ADSP-21xx 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21991BST | 制造商:Analog Devices 功能描述:DSP Fixed-Point 16-Bit 160MHz 160MIPS 176-Pin LQFP 制造商:Rochester Electronics LLC 功能描述:HIGH PERFORMANCE MIXED SIGNAL DSP - Bulk |
| ADSP-21991BSTZ | 功能描述:IC DSP CONTROLLER 16BIT 176-LQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:ADSP-21xx 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21992BBC | 制造商:Analog Devices 功能描述:DSP Fixed-Point 16-Bit 150MHz 150MIPS 196-Pin CSP-BGA 制造商:Rochester Electronics LLC 功能描述:MIXED SIGNAL DSP W/32K DM RAM& 16K PMRAM - Bulk |
| ADSP-21992BST | 制造商:Analog Devices 功能描述:DSP Fixed-Point 16-Bit 160MHz 160MIPS 176-Pin LQFP 制造商:Analog Devices 功能描述:IC MICROCOMPUTER 16-BIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。