參數(shù)資料
型號(hào)： ADS6632A4A-5
廠商： ADATA Technology Co., Ltd.
英文描述： Synchronous DRAM(512K X 32 Bit X 4 Banks)
中文描述： 同步DRAM（512k × 32的位× 4個(gè)銀行）
文件頁數(shù)： 2/8頁
文件大?。?/td> 648K
代理商： ADS6632A4A-5
A-Data
ADS6632A4A
Pin Description
PIN
NAME
FUNCTION
CLK
System Clock
Active on the positive edge to sample all inputs.
CKE
Clock Enable
Masks system clock to freeze operation from the next clock cycle. CKE
should be enabled at least on cycle prior new command. Disable input
buffers for power down in standby
/CS
Chip Select
Disables or Enables device operation by masking or enabling all input
except CLK, CKE and DQM0 ~ DQM3
A0~A11
Address
Row / Column address are multiplexed on the same pins.
Row address : RA0~RA10
Column address : CA0~CA7
BA0~BA1 Banks Select
Selects bank to be activated during row address latch time.
Selects bank for read / write during column address latch time.
DQ0~DQ31 Data
Data inputs / outputs are multiplexed on the same pins.
DQM0~3 Data Mask
Makes data output Hi-Z,
/RAS
Row Address Strobe
Latches row addresses on the positive edge of the CLK with /RAS low
/CAS
Column Address Strobe
Latches Column addresses on the positive edge of the CLK with /CAS low
/WE
Write Enable
Enables write operation and row recharge.
VDD/VSS Power Supply/Ground
Power and Ground for the input buffers and the core logic.
V
DDQ
/V
SSQ
Data Output Power/Ground
Power supply for output buffers.
NC
No Connection
This pin is recommended to be left No Connection on the device.
Block Diagram
CLK
CKE
Clock
Generator
Address
/CS
/RAS
/CAS
/WE
DQM
Mode
Register
C
D
C
L
R
D
Address
Buffer
&
Refresh
Counter
Column
Address
Buffer
&
Refresh
Counter
Bank0
Bank2
Bank1
Bank3
Amplifier
Column
Decoder
Data
Control
Circuit
D
L
DQ
Rev 1.0 April, 2001
2
相關(guān)PDF資料
PDF描述
ADS6632A4A-5.5 Synchronous DRAM(512K X 32 Bit X 4 Banks)
ADS6632A4A Synchronous DRAM(512K X 32 Bit X 4 Banks)
ADS6632A4A-6 Synchronous DRAM(512K X 32 Bit X 4 Banks)
ADS7608A4A Synchronous DRAM(4M X 8 Bit X 4 Banks)
ADS7608A4A-5 Synchronous DRAM(4M X 8 Bit X 4 Banks)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADS6632A4A-5.5 制造商:A-DATA 制造商全稱:A-DATA 功能描述:Synchronous DRAM(512K X 32 Bit X 4 Banks)
ADS6632A4A-6 制造商:A-DATA 制造商全稱:A-DATA 功能描述:Synchronous DRAM(512K X 32 Bit X 4 Banks)
ADS7029QDCURQ1 功能描述:8 BIT 1MSPS 1CH SE NPOWER SAR AD 制造商:texas instruments 系列:汽車級(jí)，AEC-Q100 包裝:剪切帶（CT） 零件狀態(tài):在售 位數(shù):8 采樣率（每秒）:2M 輸入數(shù):1 輸入類型:差分，單端 數(shù)據(jù)接口:SPI 配置:ADC 無線電 - S/H:ADC:0：1 A/D 轉(zhuǎn)換器數(shù):1 架構(gòu):SAR 參考類型:電源 電壓 - 電源，模擬:2.35 V ~ 3.6 V 電壓 - 電源，數(shù)字:1.65 V ~ 3.6 V 特性:- 工作溫度:-40°C ~ 125°C（TA） 封裝/外殼:8-VFSOP（0.091"，2.30mm 寬） 供應(yīng)商器件封裝:8-VSSOP 標(biāo)準(zhǔn)包裝:1
ADS7039QDCURQ1 功能描述:10 BIT 1MSPS 1CH SE NPOWER SAR A 制造商:texas instruments 系列:汽車級(jí)，AEC-Q100 包裝:剪切帶（CT） 零件狀態(tài):在售 位數(shù):10 采樣率（每秒）:2M 輸入數(shù):1 輸入類型:差分，單端 數(shù)據(jù)接口:SPI 無線電 - S/H:ADC:0：1 A/D 轉(zhuǎn)換器數(shù):1 架構(gòu):SAR 電壓 - 電源，模擬:2.35 V ~ 3.6 V 電壓 - 電源，數(shù)字:1.65 V ~ 3.6 V 特性:- 工作溫度:-40°C ~ 125°C 封裝/外殼:8-VFSOP（0.091"，2.30mm 寬） 供應(yīng)商器件封裝:8-VSSOP 標(biāo)準(zhǔn)包裝:1
ADS7040EVM-PDK 功能描述:ADS7040 - 8 Bit 1M Samples per Second Analog to Digital Converter (ADC) Evaluation Board 制造商:texas instruments 系列:- 零件狀態(tài):有效 A/D 轉(zhuǎn)換器數(shù):1 位數(shù):8 采樣率（每秒）:1M 數(shù)據(jù)接口:SPI 輸入范圍:0 ~ 3.6 V 不同條件下的功率（典型值）:0.171mW @ 1MSPS 使用的 IC/零件:ADS7040 所含物品:2 板，線纜 標(biāo)準(zhǔn)包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*