- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10680 > AD7273BUJZ-500RL7 (Analog Devices Inc)IC ADC 10BIT 3MSPS TSOT23-8 PDF資料下載
參數(shù)資料
| 型號： | AD7273BUJZ-500RL7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 28/29頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC ADC 10BIT 3MSPS TSOT23-8 |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 位數(shù)： | 10 |
| 采樣率（每秒）： | 3M |
| 數(shù)據(jù)接口： | DSP，MICROWIRE?，QSPI?，串行，SPI? |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 功率耗散（最大）： | 18mW |
| 電壓電源： | 單電源 |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | SOT-23-8 薄型，TSOT-23-8 |
| 供應(yīng)商設(shè)備封裝： | TSOT-23-8 |
| 包裝： | 標(biāo)準(zhǔn)包裝 |
| 輸入數(shù)目和類型： | 1 個單端，單極 |
| 其它名稱： | AD7273BUJZ-500RL7DKR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁當(dāng)前第28頁第29頁
AD7273/AD7274
Rev. 0 | Page 7 of 28
TIMING SPECIFICATIONS
VDD = 2.35 V to 3.6 V; VREF = 2.35 to VDD; TA = TMIN to TMAX, unless otherwise noted.1 Guaranteed by characterization. All input signals
are specified with tr = tf = 2 ns (10% to 90% of VDD) and timed from a voltage level of 1.6 V.
Table 4.
Parameter
Limit at TMIN, TMAX
AD7273/AD7274
Unit
Description
fSCLK2
500
kHz min3
48
MHz max
tCONVERT
14 × tSCLK
AD7274
12 × tSCLK
AD7273
tQUIET
4
ns min
Minimum quiet time required between bus relinquish and start of
next conversion
t1
3
ns min
Minimum CS pulse width
t2
6
ns min
CS to SCLK setup time
t34
4
ns max
Delay from CS until SDATA three-state disabled
t44
15
ns max
Data access time after SCLK falling edge
t5
0.4 tSCLK
ns min
SCLK low pulse width
t6
0.4 tSCLK
ns min
SCLK high pulse width
t74
5
ns min
SCLK to data valid hold time
t8
14
ns max
SCLK falling edge to SDATA three-state
5
ns min
SCLK falling edge to SDATA three-state
t9
4.2
ns max
CS rising edge to SDATA three-state
tPOWER-UP5
1
μs max
Power-up time from full power-down
1 Sample tested during initial release to ensure compliance. All timing specifications given are with a 10 pF load capacitance. With a load capacitance greater than this
value, a digital buffer or latch must be used.
2 Mark/space ratio for the SCLK input is 40/60 to 60/40.
3 Minimum fSCLK at which specifications are guaranteed.
4 The time required for the output to cross the VIH or VIL voltage.
5 See the Power-Up Times section
SCLK
VIH
VIL
SDATA
t4
04973-002
Figure 2. Access Time After SCLK Falling Edge
SCLK
VIH
VIL
SDATA
t7
04973-003
Figure 3. Hold Time After SCLK Falling Edge
SCLK
1.4V
SDATA
t8
04973-004
Figure 4. SCLK Falling Edge SDATA Three-State
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-2NM-MY-B1 | CONVERTER MOD DC/DC 10V 50W |
| 1676852-2 | CAP CER 0.56PF 100V 5% NP0 0402 |
| VE-JWF-MY-F3 | CONVERTER MOD DC/DC 72V 50W |
| VI-2NJ-MY-B1 | CONVERTER MOD DC/DC 36V 50W |
| 1676852-1 | CAP CER 0.47PF 100V 5% NP0 0402 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7273BUJZ-500RL72 | 制造商:AD 制造商全稱:Analog Devices 功能描述:3 MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
| AD7273BUJZ-REEL7 | 功能描述:IC ADC 10BIT 3MSPS TSOT23-8 RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 位數(shù):16 采樣率（每秒）:45k 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 功率耗散（最大）:315mW 電壓電源:模擬和數(shù)字 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:28-SOIC W 包裝:帶卷 (TR) 輸入數(shù)目和類型:2 個單端，單極 |
| AD7273JNZ | 制造商:Analog Devices 功能描述: |
| AD7274 | 制造商:AD 制造商全稱:Analog Devices 功能描述:3MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
| AD72741 | 制造商:AD 制造商全稱:Analog Devices 功能描述:3 MSPS,10-/12-Bit ADCs in 8-Lead TSOT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。