- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8645 > AD5531BRUZ-REEL (Analog Devices Inc)IC DAC 14BIT SRL IN/VOUT 16TSSOP PDF資料下載
參數(shù)資料
| 型號： | AD5531BRUZ-REEL |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 17/20頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC 14BIT SRL IN/VOUT 16TSSOP |
| 產(chǎn)品培訓模塊： | Data Converter Fundamentals DAC Architectures |
| 標準包裝： | 2,500 |
| 設置時間： | 20µs |
| 位數(shù)： | 14 |
| 數(shù)據(jù)接口： | 串行 |
| 轉換器數(shù)目： | 1 |
| 電壓電源： | 模擬和數(shù)字 |
| 功率耗散（最大）： | 60mW |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 16-TSSOP（0.173"，4.40mm 寬） |
| 供應商設備封裝： | 16-TSSOP |
| 包裝： | 帶卷 (TR) |
| 輸出數(shù)目和類型： | 1 電壓，雙極 |
| 采樣率（每秒）： | 50k |
AD5530/AD5531
Rev. B | Page 6 of 20
DAISY-CHAINING AND READBACK TIMING CHARACTERISTICS
VDD = 10.8 V to 16.5 V, VSS = 10.8 V to 16.5 V; GND = 0 V; RL = 5 kΩ and CL = 220 pF to GND. All specifications TMIN to TMAX, unless
otherwise noted.
Table 5.
Parameter
Limit at TMIN, TMAX
Unit
Description
fMAX
2
MHz max
SCLK frequency
t1
500
ns min
SCLK cycle time
t2
200
ns min
SCLK low time
t3
200
ns min
SCLK high time
t4
50
ns min
SYNC to SCLK falling edge setup time
t5
40
ns min
SCLK falling edge to SYNC rising edge
t6
50
ns min
Min SYNC high time
t7
40
ns min
Data setup time
t8
15
ns min
Data hold time
t12
50
ns min
CLR pulse width
t13
130
ns min
SCLK falling edge to SDO valid
t14
50
ns max
SCLK falling edge to SDO invalid
t15
50
ns min
RBEN to SCLK falling edge setup time
t16
50
ns min
RBEN hold time
t17
100
ns min
RBEN falling edge to SDO valid
1 Guaranteed by design, not subject to production test.
2 Sample tested during initial release and after any redesign or process change that can affect this parameter. All input signals are measured with tR = tF = 5 ns (10% to
90% of VDD) and timed from a voltage level of (VIL + VIH)/2.
3 SDO; RPULLUP = 5 kΩ, CL = 15 pF
00938-
003
SCLK
SYNC
SDIN
SDO
(DAISY-
CHAINING)
RBEN
SDO
(READBACK)
MSB
DB15
DB14
DB11
DB0
DB15
DB11
DB0
LSB
MSB
LSB
MSB
LSB
RB0
RB13
00
t1
t3
t2
t5
t4
t6
t7
t8
t13
t14
t15
t16
t13
t14
t17
Figure 3. Timing Diagram for Daisy-Chaining and Readback Mode
相關PDF資料 |
PDF描述 |
|---|---|
| AD5324BRMZ-REEL7 | IC DAC 12BIT QUAD VOUT 10MSOP TR |
| AD5324BRMZ-REEL | IC DAC 12BIT QUAD VOUT 10MSOP TR |
| AD5318ARU | IC DAC 10BIT OCTAL W/BUF 16TSSOP |
| LTC1655CS8#TRPBF | IC D/A CONV 16BIT R-R 8-SOIC |
| VI-B6N-MV-B1 | CONVERTER MOD DC/DC 18.5V 150W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| AD5531BRUZ-REEL1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Serial Input, Voltage Output 12-/14-Bit Digital-to-Analog Converters |
| AD5531BRUZ-REEL7 | 功能描述:IC DAC 14BIT SRL IN/VOUT 16TSSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:- 標準包裝:47 系列:- 設置時間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流，單極；1 電流，雙極 采樣率（每秒）:* |
| AD5531BRUZ-REEL71 | 制造商:AD 制造商全稱:Analog Devices 功能描述:Serial Input, Voltage Output 12-/14-Bit Digital-to-Analog Converters |
| AD5532 | 制造商:AD 制造商全稱:Analog Devices 功能描述:32-Channel, 14-Bit Voltage-Output DAC |
| AD5532-1 | 制造商:AD 制造商全稱:Analog Devices 功能描述:32-Channel, 14-Bit Voltage-Output DAC |
發(fā)布緊急采購，3分鐘左右您將得到回復。