All input signals are specified with t
參數(shù)資料
型號： AD5024BRUZ-REEL7
廠商： Analog Devices Inc
文件頁數(shù)： 24/28頁
文件大?。?/td> 0K
描述： IC DAC 12BIT QUAD SPI 16-TSSOP
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
標準包裝： 1,000
系列： nanoDAC™
設(shè)置時間： 8µs
位數(shù)： 12
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 4
電壓電源： 單電源
功率耗散（最大）： 30mW
工作溫度： -40°C ~ 125°C
安裝類型： 表面貼裝
封裝/外殼： 16-TSSOP（0.173"，4.40mm 寬）
供應(yīng)商設(shè)備封裝： 16-TSSOP
包裝： 帶卷 (TR)
輸出數(shù)目和類型： 4 電壓，雙極
采樣率（每秒）： 125k
Data Sheet
AD5024/AD5044/AD5064
Rev. F | Page 5 of 28
TIMING CHARACTERISTICS
All input signals are specified with tR = tF = 1 ns/V (10% to 90% of VDD) and timed from a voltage level of (VIL + VIH)/2. See Figure 4 and
Figure 5. VDD = 4.5 V to 5.5 V. All specifications TMIN to TMAX, unless otherwise noted.
Table 4.
Parameter1
Symbol
Min
Typ
Max
Unit
SCLK Cycle Time
t1
20
ns
SCLK High Time
t2
10
ns
SCLK Low Time
t3
10
ns
SYNC to SCLK Falling Edge Setup Time
t4
17
ns
Data Setup Time
t5
5
ns
Data Hold Time
t6
5
ns
SCLK Falling Edge to SYNC Rising Edge
t7
5
30
ns
Minimum SYNC High Time (Single Channel Update)
t8
3
s
Minimum SYNC High Time (All Channel Update)
t8
8
s
SYNC Rising Edge to SCLK Fall Ignore
t9
17
ns
LDAC Pulse Width Low
t10
20
ns
SCLK Falling Edge to LDAC Rising Edge
t11
20
ns
CLR Minimum Pulse Width Low
t12
10
ns
SCLK Falling Edge to LDAC Falling Edge
t13
10
ns
CLR Pulse Activation Time
t14
10.6
s
SCLK Rising Edge to SDO Valid
22
ns
SCLK Falling Edge to SYNC Rising Edge
5
ns
SYNC Rising Edge to SCLK Rising Edge
8
ns
SYNC Rising Edge to LDAC/CLR Falling Edge (Single Channel Update)
2
s
SYNC Rising Edge to LDAC/CLR Falling Edge (All Channel Update)
8
s
Power-up Time4
4.5
s
1
Maximum SCLK frequency is 50 MHz at VDD = 4.5 V to 5.5 V. Guaranteed by design and characterization; not production tested.
2
Daisy-chain mode only.
3
Measured with the load circuit of Figure 3. t15 determines the maximum SCLK frequency in daisy-chain mode. AD5064-1 only.
4
Time to exit power-down mode to normal mode of AD5024/AD5044/AD5064/AD5064-1, 32nd clock edge to 90% of DAC midscale value, with output unloaded.
Circuit and Timing Diagrams
2mA
IOL
2mA
IOH
TO OUTPUT
PIN
CL
50pF
06803-
002
2
VOH (MIN) + VOL (MAX)
Figure 3. Load Circuit for Digital Output (SDO) Timing Specifications
相關(guān)PDF資料
PDF描述
V150A28H500BG CONVERTER MOD DC/DC 28V 500W
AD5667BCPZ-R2 IC DAC NANO 16BIT DUAL 10-LFCSP
V150A28H500B CONVERTER MOD DC/DC 28V 500W
VI-J4K-MY CONVERTER MOD DC/DC 40V 50W
VE-J5L-MX-B1 CONVERTER MOD DC/DC 28V 75W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5024HB-C71 制造商:ADDA Corporation 功能描述:DC-FAN, 50X50X20 MM, 24 VOLTS,
AD5024HB-D71 功能描述:鼓風機 50mm 24VDC 12CFM RoHS:否 制造商:Murata 產(chǎn)品:Blowers 電流類型:DC 電源電壓:5.3 V 氣流:1 l/min 軸承類型: 噪聲: 速度: 功率額定值: 框架尺寸 (mm):20 mm x 20 mm x 1.85 mm 外殼材料: 端接類型:SMD/SMT 系列:MZB
AD5024HB-D71-LF 功能描述:風扇 50mm 24VDC 12CFM RoHS:否 制造商:Sanyo Denki 產(chǎn)品:Fans 電流類型: 電源電壓:48 V 氣流:636 CFM 軸承類型: 噪聲:83 dBA 速度:6400 RPM 功率額定值:264 W 框架尺寸 (mm):172 mm x 150 mm x 102 mm 外殼材料:Aluminum 端接類型:Wire 系列:
AD5024LB-C71 制造商:ADDA Corporation 功能描述:DC-FAN, 50X50X20 MM, 24 VOLTS,
AD5024MB-C71 制造商:ADDA Corporation 功能描述:DC-FAN, 50X50X20 MM, 24 VOLTS,
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*