參數資料
型號： A54SX32A-FFG208
廠商： Electronic Theatre Controls, Inc.
元件分類： FPGA
英文描述： SX-A Family FPGAs
中文描述： 的SX - A系列FPGA的
文件頁數： 54/108頁
文件大?。?/td> 720K
代理商： A54SX32A-FFG208
SX-A Family FPGAs
2-34
v5.1
Table 2-28
A54SX32A Timing Characteristics
(Worst-Case Commercial Conditions, V
CCA
= 2.25 V
,
V
CCI
= 3.0 V, T
J
= 70
°
C)
Parameter
C-Cell Propagation Delays
1
Description
–3 Speed
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
t
PD
Predicted Routing Delays
2
Internal Array Module
0.8
0.9
1.1
1.2
1.7
ns
t
DC
FO = 1 Routing Delay, Direct
Connect
0.1
0.1
0.1
0.1
0.1
ns
t
FC
FO = 1 Routing Delay, Fast Connect
0.3
0.3
0.3
0.4
0.6
ns
t
RD1
FO = 1 Routing Delay
0.3
0.3
0.4
0.5
0.6
ns
t
RD2
FO = 2 Routing Delay
0.4
0.5
0.5
0.6
0.8
ns
t
RD3
FO = 3 Routing Delay
0.5
0.6
0.7
0.8
1.1
ns
t
RD4
FO = 4 Routing Delay
0.7
0.8
0.9
1.0
1.4
ns
t
RD8
FO = 8 Routing Delay
1.2
1.4
1.5
1.8
2.5
ns
t
RD12
R-Cell Timing
FO = 12 Routing Delay
1.7
2.0
2.2
2.6
3.6
ns
t
RCO
Sequential Clock-to-Q
0.6
0.7
0.8
0.9
1.3
ns
t
CLR
Asynchronous Clear-to-Q
0.5
0.6
0.6
0.8
1.0
ns
t
PRESET
Asynchronous Preset-to-Q
0.6
0.7
0.7
0.9
1.2
ns
t
SUD
Flip-Flop Data Input Set-Up
0.6
0.7
0.8
0.9
1.2
ns
t
HD
Flip-Flop Data Input Hold
0.0
0.0
0.0
0.0
0.0
ns
t
WASYN
Asynchronous Pulse Width
1.2
1.4
1.5
1.8
2.5
ns
t
RECASYN
Asynchronous Recovery Time
0.3
0.4
0.4
0.5
0.7
ns
t
HASYN
Asynchronous Removal Time
0.3
0.3
0.3
0.4
0.6
ns
t
MPW
Input Module Propagation Delays
Clock Pulse Width
1.4
1.6
1.8
2.1
2.9
ns
t
INYH
Input Data Pad to Y High 2.5 V
LVCMOS
0.6
0.7
0.8
0.9
1.2
ns
t
INYL
Input Data Pad to Y Low 2.5 V
LVCMOS
1.2
1.3
1.5
1.8
2.5
ns
t
INYH
Input Data Pad to Y High 3.3 V PCI
0.5
0.6
0.6
0.7
1.0
ns
t
INYL
Input Data Pad to Y Low 3.3 V PCI
0.6
0.7
0.8
0.9
1.3
ns
t
INYH
Input Data Pad to Y High 3.3 V
LVTTL
0.8
0.9
1.0
1.2
1.6
ns
t
INYL
Input Data Pad to Y Low 3.3 V LVTTL
1.4
1.6
1.8
2.2
3.0
ns
t
INYH
Input Data Pad to Y High 5 V PCI
0.7
0.8
0.9
1.0
1.4
ns
Notes:
1. For dual-module macros, use t
PD
+ t
RD1
+ t
PDn
, t
RCO
+ t
RD1
+ t
PDn
, or t
PD1
+ t
RD1
+ t
SUD
, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual performance.
相關PDF資料
PDF描述
A54SX08A-FFG208A SX-A Family FPGAs
A54SX16A-FFG208A SX-A Family FPGAs
A54SX72A-FFG208A SX-A Family FPGAs
A54SX32A-FFG208A SX-A Family FPGAs
A54SX08A-FFG208B SX-A Family FPGAs
相關代理商/技術參數
參數描述
A54SX32A-FFG256 功能描述:IC FPGA SX 48K GATES 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A54SX32A-FFG484 功能描述:IC FPGA SX 48K GATES 484-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:40 系列:SX-A LAB/CLB數:6036 邏輯元件/單元數:- RAM 位總計:- 輸入/輸出數:360 門數:108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A54SX32A-FFGG144 功能描述:IC FPGA SX 48K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A54SX32A-FFGG256 功能描述:IC FPGA SX 48K GATES 256-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A54SX32A-FFGG484 功能描述:IC FPGA SX 48K GATES 484-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:SX-A 標準包裝:40 系列:SX-A LAB/CLB數:6036 邏輯元件/單元數:- RAM 位總計:- 輸入/輸出數:360 門數:108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*