Table 2-20 A54SX08A Timing Characteristics (Worst-Case Commercial Conditions V
參數(shù)資料
型號(hào): A54SX16A-FGG256I
廠商: Microsemi SoC
文件頁(yè)數(shù): 49/108頁(yè)
文件大?。?/td> 0K
描述: IC FPGA SX 24K GATES 256-FBGA
標(biāo)準(zhǔn)包裝: 90
系列: SX-A
LAB/CLB數(shù): 1452
輸入/輸出數(shù): 180
門(mén)數(shù): 24000
電源電壓: 2.25 V ~ 5.25 V
安裝類(lèi)型: 表面貼裝
工作溫度: -40°C ~ 85°C
封裝/外殼: 256-LBGA
供應(yīng)商設(shè)備封裝: 256-FPBGA(17x17)
SX-A Family FPGAs
v5.3
2-25
Table 2-20 A54SX08A Timing Characteristics
(Worst-Case Commercial Conditions VCCA = 2.25 V, VCCI = 4.75 V, TJ = 70°C)
Parameter
Description
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
5 V PCI Output Module Timing1
tDLH
Data-to-Pad Low to High
2.4
2.8
3.2
4.5
ns
tDHL
Data-to-Pad High to Low
3.2
3.6
4.2
5.9
ns
tENZL
Enable-to-Pad, Z to L
1.5
1.7
2.0
2.8
ns
tENZH
Enable-to-Pad, Z to H
2.4
2.8
3.2
4.5
ns
tENLZ
Enable-to-Pad, L to Z
3.5
3.9
4.6
6.4
ns
tENHZ
Enable-to-Pad, H to Z
3.2
3.6
4.2
5.9
ns
dTLH
2
Delta Low to High
0.016
0.02
0.022
0.032
ns/pF
dTHL
2
Delta High to Low
0.03
0.032
0.04
0.052
ns/pF
5 V TTL Output Module Timing3
tDLH
Data-to-Pad Low to High
2.4
2.8
3.2
4.5
ns
tDHL
Data-to-Pad High to Low
3.2
3.6
4.2
5.9
ns
tDHLS
Data-to-Pad High to Low—low slew
7.6
8.6
10.1
14.2
ns
tENZL
Enable-to-Pad, Z to L
2.4
2.7
3.2
4.5
ns
tENZLS
Enable-to-Pad, Z to L—low slew
8.4
9.5
11.0
15.4
ns
tENZH
Enable-to-Pad, Z to H
2.4
2.8
3.2
4.5
ns
tENLZ
Enable-to-Pad, L to Z
4.2
4.7
5.6
7.8
ns
tENHZ
Enable-to-Pad, H to Z
3.2
3.6
4.2
5.9
ns
dTLH
Delta Low to High
0.017
0.023
0.031
ns/pF
dTHL
Delta High to Low
0.029
0.031
0.037
0.051
ns/pF
dTHLS
Delta High to Low—low slew
0.046
0.057
0.066
0.089
ns/pF
Notes:
1. Delays based on 50 pF loading.
2. To obtain the slew rate, substitute the appropriate Delta value, load capacitance, and the VCCI value into the following equation:
Slew Rate [V/ns] = (0.1*VCCI – 0.9*VCCI)/ (Cload * dT[LH|HL|HLS])
where Cload is the load capacitance driven by the I/O in pF
dT[LH|HL|HLS] is the worst case delta value from the datasheet in ns/pF.
3. Delays based on 35 pF loading.
相關(guān)PDF資料
PDF描述
HBC60DRAN-S734 CONN EDGECARD 120PS .100 R/A PCB
A1010B-1PLG44C IC FPGA 1200 GATES 44-PLCC COM
HBC60DRAH-S734 CONN EDGECARD 120PS .100 R/A PCB
A54SX16A-2FG144 IC FPGA SX 24K GATES 144-FBGA
A54SX16A-1FG144I IC FPGA SX 24K GATES 144-FBGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX16A-FGG256M 制造商:Microsemi Corporation 功能描述:FPGA SX-A 16K GATES 924 CELLS 227MHZ 0.25UM/0.22UM 2.5V 256F - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 180 I/O 256FBGA 制造商:Microsemi Corporation 功能描述:IC FPGA 24K GATES 256FBGA
A54SX16A-FPQ208 功能描述:IC FPGA SX 24K GATES 208-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門(mén)數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA(17x17)
A54SX16A-FPQG208 功能描述:IC FPGA SX 24K GATES 208-PQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門(mén)數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA(17x17)
A54SX16A-FTQ100 功能描述:IC FPGA SX 24K GATES 100-TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:SX-A 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)
A54SX16A-FTQ144 功能描述:IC FPGA SX 24K GATES 144-TQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:SX-A 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門(mén)數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類(lèi)型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA,CSBGA 供應(yīng)商設(shè)備封裝:289-CSP(14x14)