<small id="dvrql"></small>
<label id="dvrql"></label>
<label id="dvrql"><td id="dvrql"></td></label>
<input id="dvrql"><strike id="dvrql"></strike></input>
<nobr id="dvrql"><span id="dvrql"></span></nobr>
    • <ins id="dvrql"><sup id="dvrql"></sup></ins>
    <delect id="dvrql"></delect>        


    
    



    

    
  
    
    
    
    
    
      
    
    
  
    
  
  

    





    


    
 
 




 
 


    

    
    


    參數(shù)資料
    

    


    


    
型號：
A54SX16A-3CQ208M

    

    
廠商：
Electronic Theatre Controls, Inc.

    

    
元件分類：
FPGA

    

    
英文描述：
SX-A Family FPGAs

    

    
中文描述：
的SX - A系列FPGA的

    

    
文件頁數(shù)：
38/108頁

    

    
文件大?。?/td>
720K

    

    
代理商：
A54SX16A-3CQ208M


    

    

    

	
    
    
    

    
    
	
    SX-A Family FPGAs
    2-18
    v5.1
    Timing Characteristics
    Table 2-14 
     A54SX08A Timing Characteristics
    (Worst-Case Commercial Conditions, V
    CCA 
    = 2.25 V
    , 
    V
    CCI
     = 3.0 V, T
    J
     = 70
    °
    C)
    Parameter
    Description
    –2 Speed
    –1 Speed
    Std. Speed
    –F Speed
    Units
    Min. Max. Min. Max.
    Min.
    Max.
    Min. Max.
    C-Cell Propagation Delays
    1
    t
    PD
    Predicted Routing Delays
    2
    Internal Array Module 
    0.9
    1.1
    1.2
    1.7
    ns
    t
    DC
    FO = 1 Routing Delay, Direct Connect
    0.1
    0.1
    0.1
    0.1
    ns
    t
    FC
    FO = 1 Routing Delay, Fast Connect
    0.3
    0.3
    0.4
    0.6
    ns
    t
    RD1
    FO = 1 Routing Delay
    0.3
    0.4
    0.5
    0.6
    ns
    t
    RD2
    FO = 2 Routing Delay
    0.5
    0.5
    0.6
    0.8
    ns
    t
    RD3
    FO = 3 Routing Delay
    0.6
    0.7
    0.8
    1.1
    ns
    t
    RD4
    FO = 4 Routing Delay
    0.8
    0.9
    1
    1.4
    ns
    t
    RD8
    FO = 8 Routing Delay
    1.4
    1.5
    1.8
    2.5
    ns
    t
    RD12
    FO = 12 Routing Delay
    2
    2.2
    2.6
    3.6
    ns
    R-Cell Timing
    t
    RCO
    Sequential Clock-to-Q
    0.7
    0.8
    0.9
    1.3
    ns
    t
    CLR
    Asynchronous Clear-to-Q
    0.6
    0.6
    0.8
    1.0
    ns
    t
    PRESET
    Asynchronous Preset-to-Q
    0.7
    0.7
    0.9
    1.2
    ns
    t
    SUD
    Flip-Flop Data Input Set-Up
    0.7
    0.8
    0.9
    1.2
    ns
    t
    HD
    Flip-Flop Data Input Hold
    0.0
    0.0
    0.0
    0.0
    ns
    t
    WASYN
    Asynchronous Pulse Width
    1.4
    1.5
    1.8
    2.5
    ns
    t
    RECASYN
    Asynchronous Recovery Time
    0.4
    0.4
    0.5
    0.7
    ns
    t
    HASYN
    Asynchronous Hold Time
    0.3
    0.3
    0.4
    0.6
    ns
    t
    MPW
    Clock Pulse Width
    1.6
    1.8
    2.1
    2.9
    ns
    Input Module Propagation Delays
    t
    INYH
    Input Data Pad to Y High 2.5 V LVCMOS
    0.8
    0.9
    1.0
    1.4
    ns
    t
    INYL
    Input Data Pad to Y Low 2.5 V LVCMOS
    1.0
    1.2
    1.4
    1.9
    ns
    t
    INYH
    Input Data Pad to Y High 3.3 V PCI
    0.6
    0.6
    0.7
    1.0
    ns
    t
    INYL
    Input Data Pad to Y Low 3.3 V PCI
    0.7
    0.8
    0.9
    1.3
    ns
    t
    INYH
    Input Data Pad to Y High 3.3 V LVTTL
    0.7
    0.7
    0.9
    1.2
    ns
    t
    INYL
    Input Data Pad to Y Low 3.3 V LVTTL
    1.0
    1.1
    1.3
    1.8
    ns
    Notes:
    1. For dual-module macros, use t
    PD
     + t
    RD1
     + t
    PDn
     , t
    RCO
     + t
    RD1
     + t
    PDn
    , or t
    PD1
     + t
    RD1
     + t
    SUD
     , whichever is appropriate.
    2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
    performance. Post-route timing analysis or simulation is required to determine actual performance. 
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
A54SX72A-3CQ208M
SX-A Family FPGAs

    

    
A54SX32A-3CQ208M
SX-A Family FPGAs

    

    
A54SX16A-FFG208
SX-A Family FPGAs

    

    
A54SX72A-FFG208
SX-A Family FPGAs

    

    
A54SX32A-FFG208
SX-A Family FPGAs

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
A54SX16A-FFG144
功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設(shè)備封裝:256-FPBGA（17x17）

    

    
A54SX16A-FFG256
功能描述:IC FPGA SX 24K GATES 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設(shè)備封裝:256-FPBGA（17x17）

    

    
A54SX16A-FFGG144
功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設(shè)備封裝:256-FPBGA（17x17）

    

    
A54SX16A-FFGG256
功能描述:IC FPGA SX 24K GATES 256-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設(shè)備封裝:256-FPBGA（17x17）

    

    
A54SX16A-FG144
功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設(shè)備封裝:256-FPBGA（17x17）

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購，3分鐘左右您將得到回復。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購需求
      (若只采購一條型號，填寫一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價
    
                       
                        
    
                                
                                
    
                                    *型號
                                    *數(shù)量
                                    廠商
                                    批號
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *