參數(shù)資料
型號： A54SX16A-3CQ208B
廠商： Electronic Theatre Controls, Inc.
元件分類： FPGA
英文描述： SX-A Family FPGAs
中文描述： 的SX - A系列FPGA的
文件頁數(shù)： 68/108頁
文件大?。?/td> 720K
代理商： A54SX16A-3CQ208B
SX-A Family FPGAs
2-48
v5.1
Table 2-38
A54SX72A Timing Characteristics
(Worst-Case Commercial Conditions V
CCA
= 2.25 V, V
CCI
= 4.75 V, T
J
= 70°C)
Parameter
Description
–3 Speed
–2 Speed
–1 Speed
Std. Speed
–F Speed
Units
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
Dedicated (Hardwired) Array Clock Networks
t
HCKH
Input Low to High
(Pad to R-cell Input)
1.6
1.8
2.1
2.4
3.8
ns
t
HCKL
Input High to Low
(Pad to R-cell Input)
1.6
1.9
2.1
2.5
3.8
ns
t
HPWH
Minimum Pulse Width High
1.5
1.7
2.0
2.3
3.2
ns
t
HPWL
Minimum Pulse Width Low
1.5
1.7
2.0
2.3
3.2
ns
t
HCKSW
Maximum Skew
1.4
1.6
1.8
2.1
3.3
ns
t
HP
Minimum Period
3.0
3.4
4.0
4.6
6.4
ns
f
HMAX
Routed Array Clock Networks
Maximum Frequency
333
294
250
217
156
MHz
t
RCKH
Input Low to High (Light Load)
(Pad to R-cell Input)
2.3
2.6
3.0
3.5
4.9
ns
t
RCKL
Input High to Low (Light Load)
(Pad to R-cell Input)
2.8
3.2
3.6
4.3
6.0
ns
t
RCKH
Input Low to High (50% Load)
(Pad to R-cell Input)
2.5
2.9
3.2
3.8
5.3
ns
t
RCKL
Input High to Low (50% Load)
(Pad to R-cell Input)
3.0
3.4
3.9
4.6
6.4
ns
t
RCKH
Input Low to High (100% Load)
(Pad to R-cell Input)
2.6
3.0
3.4
3.9
5.5
ns
t
RCKL
Input High to Low (100% Load)
(Pad to R-cell Input)
3.2
3.6
4.1
4.8
6.8
ns
t
RPWH
Minimum Pulse Width High
1.5
1.7
2.0
2.3
3.2
ns
t
RPWL
Minimum Pulse Width Low
1.5
1.7
2.0
2.3
3.2
ns
t
RCKSW
Maximum Skew (Light Load)
1.9
2.2
2.5
3.0
4.1
ns
t
RCKSW
Maximum Skew (50% Load)
1.9
2.2
2.5
3.0
4.1
ns
t
RCKSW
Quadrant Array Clock Networks
Maximum Skew (100% Load)
1.9
2.2
2.5
3.0
4.1
ns
t
QCKH
Input Low to High (Light Load)
(Pad to R-cell Input)
1.2
1.4
1.6
1.8
2.6
ns
t
QCHKL
Input High to Low (Light Load)
(Pad to R-cell Input)
1.3
1.4
1.6
1.9
2.7
ns
t
QCKH
Input Low to High (50% Load)
(Pad to R-cell Input)
1.4
1.6
1.8
2.1
3.0
ns
t
QCHKL
Input High to Low (50% Load)
(Pad to R-cell Input)
1.4
1.7
1.9
2.2
3.1
ns
t
QCKH
Input Low to High (100% Load)
(Pad to R-cell Input)
1.6
1.8
2.1
2.4
3.4
ns
相關(guān)PDF資料
PDF描述
A54SX72A-3CQ208B SX-A Family FPGAs
A54SX32A-3CQ208B SX-A Family FPGAs
A54SX08A-3CQ208I SX-A Family FPGAs
A54SX16A-3CQ208I SX-A Family FPGAs
A54SX72A-3CQ208I SX-A Family FPGAs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX16A-FFG144 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FFG256 功能描述:IC FPGA SX 24K GATES 256-FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FFGG144 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FFGG256 功能描述:IC FPGA SX 24K GATES 256-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FG144 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX-A 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*