tDLH Data-to-Pad LOW to HIGH 1.5 1.7 2.0 2.3 ns" />
參數(shù)資料
型號： A54SX08-PL84
廠商： Microsemi SoC
文件頁數(shù)： 28/64頁
文件大小： 0K
描述： IC FPGA SX 12K GATES 84-PLCC
標(biāo)準(zhǔn)包裝： 16
系列： SX
LAB/CLB數(shù)： 768
輸入/輸出數(shù)： 69
門數(shù)： 12000
電源電壓： 3 V ~ 3.6 V，4.75 V ~ 5.25 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 84-LCC（J 形引線）
供應(yīng)商設(shè)備封裝： 84-PLCC（29.31x29.31）
SX Family FPGAs
1- 30
v3.2
TTL/PCI Output Module Timing
tDLH
Data-to-Pad LOW to HIGH
1.5
1.7
2.0
2.3
ns
tDHL
Data-to-Pad HIGH to LOW
1.9
2.2
2.4
2.9
ns
tENZL
Enable-to-Pad, Z to L
2.3
2.6
3.0
3.5
ns
tENZH
Enable-to-Pad, Z to H
1.5
1.7
1.9
2.3
ns
tENLZ
Enable-to-Pad, L to Z
2.7
3.1
3.5
4.1
ns
tENHZ
Enable-to-Pad, H to Z
2.9
3.3
3.7
4.4
ns
PCI Output Module Timing3
tDLH
Data-to-Pad LOW to HIGH
1.8
2.0
2.3
2.7
ns
tDHL
Data-to-Pad HIGH to LOW
1.7
2.0
2.2
2.6
ns
tENZL
Enable-to-Pad, Z to L
0.8
1.0
1.1
1.3
ns
tENZH
Enable-to-Pad, Z to H
1.2
1.5
1.8
ns
tENLZ
Enable-to-Pad, L to Z
1.0
1.1
1.3
1.5
ns
tENHZ
Enable-to-Pad, H to Z
1.1
1.3
1.5
1.7
ns
TTL Output Module Timing
tDLH
Data-to-Pad LOW to HIGH
2.1
2.5
2.8
3.3
ns
tDHL
Data-to-Pad HIGH to LOW
2.0
2.3
2.6
3.1
ns
tENZL
Enable-to-Pad, Z to L
2.5
2.9
3.2
3.8
ns
tENZH
Enable-to-Pad, Z to H
3.0
3.5
3.9
4.6
ns
tENLZ
Enable-to-Pad, L to Z
2.3
2.7
3.1
3.6
ns
tENHZ
Enable-to-Pad, H to Z
2.9
3.3
3.7
4.4
ns
Table 1-19 A54SX16P Timing Characteristics (Continued)
(Worst-Case Commercial Conditions, VCCR = 4.75 V, VCCA,VCCI = 3.0 V, TJ = 70°C)
Parameter
Description
'–3' Speed
'–2' Speed
'–1' Speed
'Std' Speed
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
Note:
1. For dual-module macros, use tPD + tRD1 + tPDn, tRCO + tRD1 + tPDn, or tPD1 + tRD1 + tSUD, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
device performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route
timing is based on actual routing delay measurements performed on the device prior to shipment.
3. Delays based on 10 pF loading.
相關(guān)PDF資料
PDF描述
M1AFS250-1QNG180I IC FPGA 2MB FLASH 250K 180-QFN
RMA44DTMT CONN EDGECARD 88POS R/A .125 SLD
IDT7130SA100P IC SRAM 8KBIT 100NS 48DIP
RSA44DTBT CONN EDGECARD 88POS R/A .125 SLD
IDT71V424L15PHG IC SRAM 4MBIT 15NS 44TSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX08-PL84I 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
A54SX08-PL84M 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A54SX08-PLG84 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX08-PLG84I 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
A54SX08P-PL208 制造商:未知廠家 制造商全稱:未知廠家 功能描述:54SX Family FPGAs
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*