- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4445 > A54SX08-1TQ176 (Microsemi SoC)IC FPGA SX 12K GATES 176-TQFP PDF資料下載
參數(shù)資料
| 型號： | A54SX08-1TQ176 |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 14/64頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA SX 12K GATES 176-TQFP |
| 標準包裝： | 40 |
| 系列： | SX |
| LAB/CLB數(shù)： | 768 |
| 輸入/輸出數(shù)： | 128 |
| 門數(shù)： | 12000 |
| 電源電壓： | 3 V ~ 3.6 V，4.75 V ~ 5.25 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 176-LQFP |
| 供應商設備封裝： | 176-TQFP（24x24） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
SX Family FPGAs
v3.2
1-17
shows
capacitance
values
for
various
devices.
Guidelines for Calculating Power
Consumption
The power consumption guidelines are meant to
represent worst-case scenarios so that they can be
generally used to predict the upper limits of power
dissipation. These guidelines are shown in Table 1-14.
Sample Power Calculation
One of the designs used to characterize the SX family
was a 528 bit serial-in, serial-out shift register. The design
utilized 100 percent of the dedicated flip-flops of an
A54SX16P device. A pattern of 0101… was clocked into
the device at frequencies ranging from 1 MHz to
200 MHz. Shifting in a series of 0101… caused 50 percent
of the flip-flops to toggle from low to high at every clock
cycle.
Follow the steps below to estimate power consumption.
The values provided for the sample calculation below are
for the shift register design above. This method for
estimating power consumption is conservative and the
actual power consumption of your design may be less
than the estimated power consumption.
The total power dissipation for the SX family is the sum
of the AC power dissipation and the DC power
dissipation.
PTotal = PAC (dynamic power) + PDC (static power)
EQ 1-9
AC Power Dissipation
PAC = PModule + PRCLKA Net + PRCLKB Net + PHCLK Net +
POutput Buffer + PInput Buffer
EQ 1-10
PAC = VCCA
2 × [(m × C
EQM × fm)Module +
(n × CEQI × fn)Input Buffer+ (p × (CEQO + CL) × fp)Output Buffer +
(0.5 (q1 × CEQCR × fq1) + (r1 × fq1))RCLKA +
(0.5 (q2 × CEQCR × fq2)+ (r2 × fq2))RCLKB +
(0.5 (s1 × CEQHV × fs1) + (CEQHF × fs1))HCLK]
EQ 1-11
Table 1-13 Capacitance Values for Devices
A54SX08
A54SX16
A54SX16P A54SX32
CEQM (pF)
4.0
CEQI (pF)
3.4
CEQO (pF)
4.7
CEQCR (pF)
1.6
CEQHV
0.615
CEQHF
60
96
140
r1 (pF)
87
138
171
r2 (pF)
87
138
171
Table 1-14 Power Consumption Guidelines
Description
Power Consumption Guideline
Logic Modules (m)
20% of modules
Inputs Switching (n)
# inputs/4
Outputs Switching (p)
# outputs/4
First Routed Array Clock Loads (q1)
20% of register cells
Second Routed Array Clock Loads (q2)
20% of register cells
Load Capacitance (CL)
35 pF
Average Logic Module Switching Rate (fm)
f/10
Average Input Switching Rate (fn)
f/5
Average Output Switching Rate (fp)
f/10
Average First Routed Array Clock Rate (fq1)
f/2
Average Second Routed Array Clock Rate (fq2)
f/2
Average Dedicated Array Clock Rate (fs1)
f
Dedicated Clock Array Clock Loads (s1)
20% of regular modules
相關PDF資料 |
PDF描述 |
|---|---|
| A54SX08-TQ176I | IC FPGA SX 12K GATES 176-TQFP |
| CAT24C32WI-GT3 | IC EEPROM 32KBIT 400KHZ 8SOIC |
| A54SX08-TQG176I | IC FPGA SX 12K GATES 176-TQFP |
| A54SX08-1TQG176 | IC FPGA SX 12K GATES 176-TQFP |
| AMM22DTMH | CONN EDGECARD 44POS R/A .156 SLD |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A54SX08-1TQ176I | 功能描述:IC FPGA SX 12K GATES 176-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:SX 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
| A54SX08-1TQ176M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A54SX08-1TQ208 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:54SX Family FPGAs |
| A54SX08-1TQ208I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:54SX Family FPGAs |
| A54SX08-1TQ208M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:54SX Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。