•         


      
    



      

      
  
      
    
    
    
  
      
  
  

      





      


      
 
 




 
 


      

    
      


      參數(shù)資料
      

      


      


      
型號(hào)：
A42MX36-FCQ100A

      

      
廠商：
Electronic Theatre Controls, Inc.

      

      
英文描述：
40MX and 42MX FPGA Families

      

      
中文描述：
40MX和42MX FPGA系列

      

      
文件頁(yè)數(shù)：
60/123頁(yè)

      

      
文件大?。?/td>
854K

      

      
代理商：
A42MX36-FCQ100A


      

      

      

	
      
    
    
      第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)當(dāng)前第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)
      

    
      
	
      40MX and 42MX FPGA Families
      1-54
      v6.0
      TTL Output Module Timing
      5
      t
      DLH
      Data-to-Pad HIGH
      3.4
      3.8
      4.3
      5.1
      7.1
      ns
      t
      DHL
      Data-to-Pad LOW
      4.0
      4.5
      5.1
      6.1
      8.3
      ns
      t
      ENZH
      Enable Pad Z to
      HIGH
      3.7
      4.1
      4.6
      5.5
      7.6
      ns
      t
      ENZL
      Enable Pad Z to
      LOW
      4.1
      4.5
      5.1
      6.1
      8.5
      ns
      t
      ENHZ
      Enable Pad HIGH to
      Z
      6.9
      7.6
      8.6
      10.2
      14.2
      ns
      t
      ENLZ
      Enable Pad LOW to
      Z
      7.5
      8.3
      9.4
      11.1
      15.5
      ns
      t
      GLH
      G-to-Pad HIGH
      5.8
      6.5
      7.3
      8.6
      12.0
      ns
      t
      GHL
      G-to-Pad LOW
      5.8
      6.5
      7.3
      8.6
      12.0
      ns
      t
      LSU
      I/O Latch Set-Up
      0.7
      0.8
      0.9
      1.0
      1.4
      ns
      t
      LH
      I/O Latch Hold
      0.0
      0.0
      0.0
      0.0
      0.0
      ns
      t
      LCO
      I/O Latch Clock-to-
      Out (Pad-to-Pad),
      64 Clock Loading
      8.7
      9.7
      10.9
      12.9
      18.0
      ns
      t
      ACO
      Array Clock-to-Out
      (Pad-to-Pad),
      64 Clock Loading
      12.2
      13.5
      15.4
      18.1
      25.3
      ns
      d
      TLH
      Capacity 
      LOW to HIGH
      Loading,
      0.00
      0.00
      0.00
      0.10
      0.01
      ns/pF
      d
      THL
      Capacity 
      HIGH to LOW
      Loading,
      0.09
      0.10
      0.10
      0.10
      0.10
      ns/pF
      Table 33 
      A42MX09 Timing Characteristics (Nominal 3.3V Operation) (Continued)
      (Worst-Case Commercial Conditions, V
      CCA
       = 3.0V, T
      J
       = 70°C)
      ‘–3’ Speed
      ‘–2’ Speed
      ‘–1’ Speed
      ‘Std’ Speed
      ‘–F’ Speed
      Units
      Parameter Description
      Min.
      Max.
      Min.
      Max.
      Min.
      Max.
      Min.
      Max.
      Min.
      Max.
      Notes:
      1. For dual-module macros, use t
      PD1
       + t
      RD1
       + t
      PDn
      , t
      CO
       + t
      RD1
       + t
      PDn
      , or t
      PD1
       + t
      RD1
       + t
      SUD
      , whichever is appropriate.
      2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
      device performance.   Post-route timing analysis or simulation is required to determine actual performance. 
      3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules can be
      obtained from the Timer utility.
      4. Set-up and hold timing parameters for the input buffer latch are defined with respect to the PAD and the D input. External setup/
      hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external PAD signal to
      the G input subtracts (adds) to the internal setup (hold) time.
      5. Delays based on 35 pF loading.
      
    
      
    
    
      


      


      

      相關(guān)PDF資料
      		

      PDF描述
      		

      
      

      
A42MX36-FCQ100B
40MX and 42MX FPGA Families

      

      
A42MX36-FCQ100ES
40MX and 42MX FPGA Families

      

      
A42MX36-FCQ100I
40MX and 42MX FPGA Families

      

      
A42MX04-3TQ100ES
40MX and 42MX FPGA Families

      

      
A42MX04-3TQ100I
40MX and 42MX FPGA Families

      

      

      

      


      


      

      相關(guān)代理商/技術(shù)參數(shù)
      		

      參數(shù)描述
      		

      
      

      
A42MX36-FPQ208
功能描述:IC FPGA MX SGL CHIP 54K 208-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:MX 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs
	Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門(mén)數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA（23x23）

      

      
A42MX36-FPQ240
功能描述:IC FPGA MX SGL CHIP 54K 240-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:MX 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs
	Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門(mén)數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA（23x23）

      

      
A42MX36-FPQG208
功能描述:IC FPGA MX SGL CHIP 54K 208-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:MX 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs
	Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門(mén)數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA（23x23）

      

      
A42MX36-FPQG240
功能描述:IC FPGA MX SGL CHIP 54K 240-PQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:MX 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs
	Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門(mén)數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA（23x23）

      

      
A42MX36-PQ208
功能描述:IC FPGA MX SGL CHIP 54K 208-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:MX 產(chǎn)品培訓(xùn)模塊:Three Reasons to Use FPGA's in Industrial Designs
	Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標(biāo)準(zhǔn)包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計(jì):6635520 輸入/輸出數(shù):270 門(mén)數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FBGA（23x23）

      

      
    
    
    
	
      	
    
    
     
     
      發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。
      
 
     
      

   	  
      
     

      
                    			    				      
      
                
      
                  
      
                    
                    
      
                      
      
                      
                      
      采購(gòu)需求
        (若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)
      
                      
                      
      發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
      
                      
                      
      發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
      
                       
                        
      
                                
                                
      
                                    *型號(hào)
                                    *數(shù)量
                                    廠商
                                    批號(hào)
                                    封裝
                                  
      
                                      
                                
                                
      
                                    
                                        
      
                                            
                                            
                                        
      
                                          		
                                     
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                  
      
                                  
                                   
                                      
                            
      
                             
                             
							                            
      
                          添加更多采購(gòu)
      
                      
      
                      
                      
      
                      
                      
      我的聯(lián)系方式
      
                     
                     
                       
      
                                
                                
                                
      
                                    
                                         *
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                         *
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                        
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                         *