•         


    
    



    

    
  
    
    
    
    
    
      
    
    
  
    
  
  

    





    


    
 
 




 
 


    

    
    


    參數(shù)資料
    

    


    


    
型號：
A42MX09-VQ100

    

    
元件分類：
FPGA

    

    
英文描述：
FPGA, 336 CLBS, 14000 GATES, 117 MHz, PQFP100

    

    
封裝：
1 MM HEIGHT, PLASTIC, VQFP-100

    

    
文件頁數(shù)：
106/124頁

    

    
文件大?。?/td>
3142K

    

    
代理商：
A42MX09-VQ100


    

    

    

	
    
    
    

    
    
	
    40MX and 42MX FPGA Families
    1- 76
    v6.1
    TTL Output Module Timing5
    tENLZ
    Enable Pad LOW to Z
    6.9
    7.6
    8.7
    10.2
    14.3
    ns
    tGLH
    G-to-Pad HIGH
    4.9
    5.5
    6.2
    7.3
    10.2
    ns
    tGHL
    G-to-Pad LOW
    4.9
    5.5
    6.2
    7.3
    10.2
    ns
    tLSU
    I/O Latch Output Set-Up
    0.7
    0.8
    1.0
    1.4
    ns
    tLH
    I/O Latch Output Hold
    0.0
    ns
    tLCO
    I/O Latch Clock-to-Out (Pad-to-
    Pad) 32 I/O
    7.9
    8.8
    10.0
    11.8
    16.5
    ns
    tACO
    Array Latch Clock-to-Out (Pad-
    to-Pad) 32 I/O
    10.9
    12.1
    13.7
    16.1
    22.5
    ns
    dTLH
    Capacitive Loading, LOW to HIGH
    0.10
    0.11
    0.12
    0.14
    0.20
    ns/pF
    dTHL
    Capacitive Loading, HIGH to LOW
    0.10
    0.11
    0.12
    0.14
    0.20
    ns/pF
    CMOS Output Module Timing5
    tDLH
    Data-to-Pad HIGH
    4.9
    5.5
    6.2
    7.3
    10.3
    ns
    tDHL
    Data-to-Pad LOW
    3.4
    3.8
    4.3
    5.1
    7.1
    ns
    tENZH
    Enable Pad Z to HIGH
    3.7
    4.1
    4.7
    5.5
    7.7
    ns
    tENZL
    Enable Pad Z to LOW
    4.1
    4.6
    5.2
    6.1
    8.5
    ns
    tENHZ
    Enable Pad HIGH to Z
    7.4
    8.2
    9.3
    10.9
    15.3
    ns
    tENLZ
    Enable Pad LOW to Z
    6.9
    7.6
    8.7
    10.2
    14.3
    ns
    tGLH
    G-to-Pad HIGH
    7.0
    7.8
    8.9
    10.4
    14.6
    ns
    tGHL
    G-to-Pad LOW
    7.0
    7.8
    8.9
    10.4
    14.6
    ns
    tLSU
    I/O Latch Set-Up
    0.7
    0.8
    1.0
    1.4
    ns
    tLH
    I/O Latch Hold
    0.0
    ns
    tLCO
    I/O Latch Clock-to-Out (Pad-to-
    Pad) 32 I/O
    7.9
    8.8
    10.0
    11.8
    16.5
    ns
    Table 39 
    A42MX36 Timing Characteristics (Nominal 3.3V Operation) (Continued)
    (Worst-Case Commercial Conditions, VCCA = 3.0V, TJ = 70°C)
    ‘–3’ Speed
    ‘–2’ Speed
    ‘–1’ Speed
    ‘Std’ Speed
    ‘–F’ Speed
    Parameter Description
    Min.
    Max.
    Min.
    Max.
    Min.
    Max.
    Min.
    Max.
    Min.
    Max. Units
    Notes:
    1. For dual-module macros, use tPD1 + tRD1 + tPDn, tCO + tRD1 + tPDn, or tPD1 + tRD1 + tSUD, whichever is appropriate.
    2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
    device performance. Post-route timing analysis or simulation is required to determine actual performance.
    3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules can be
    obtained from the Timer utility.
    4. Set-up and hold timing parameters for the Input Buffer Latch are defined with respect to the PAD and the D input. External setup/
    hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external PAD signal to
    the G input subtracts (adds) to the internal setup (hold) time.
    5. Delays based on 35 pF loading.
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
AFS250-FFG256
FPGA, 250000 GATES, PBGA256

    

    
AFS250-FFGG256
FPGA, 250000 GATES, PBGA256

    

    
AFS250-FPQ208
FPGA, 250000 GATES, PQFP208

    

    
AFS250-FPQG208
FPGA, 250000 GATES, PQFP208

    

    
AFS250-FQN180
FPGA, 250000 GATES, PBCC180

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
A42MX09-VQ100A
功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）

    

    
A42MX09-VQ100I
功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）

    

    
A42MX09-VQ100M
 制造商:Microsemi Corporation 功能描述:FPGA 42MX Family 14K Gates 336 Cells 129MHz/215MHz 0.45um Technology 3.3V/5V 100-Pin VQFP 制造商:Microsemi Corporation 功能描述:FPGA 14K GATES 336 CELLS 129MHZ/215MHZ 0.45UM 3.3V/5V 100VQF - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 83 I/O 100VQFP

    

    
A42MX09-VQ208A
 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:40MX and 42MX Automotive FPGA Families

    

    
A42MX09-VQG100
功能描述:IC FPGA 104I/O 100VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計:226304 輸入/輸出數(shù):131 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28）

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購需求
      (若只采購一條型號，填寫一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價
    
                       
                        
    
                                
                                
    
                                    *型號
                                    *數(shù)量
                                    廠商
                                    批號
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *