- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362022 > A42MX09-FPL84 Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號(hào)： | A42MX09-FPL84 |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 33/116頁 |
| 文件大?。?/td> | 3110K |
| 代理商： | A42MX09-FPL84 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當(dāng)前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
v5.0
33
40MX and 42MX FPGA Families
PCI System Timing Specification
Table 3
and
Table 4
list the critical PCI timing parameters
and the corresponding timing parameter for the MX
PCI-compliant devices.
PCI Models
Actel provides synthesizable VHDL and Verilog-HDL models
for a PCI Target interface, a PCI Target and Target+DMA
Master interface. Contact your Actel sales representative
for more details.
Table 3
Clock Specification for 33 MHz PCI
PCI
A42MX24
A42MX36
Symbol
Parameter
Min.
Max.
Min.
Max.
Min.
Max.
Units
T
CYC
T
HIGH
T
LOW
CLK Cycle Time
30
—
4.0
—
4.0
—
ns
CLK High Time
11
—
1.9
—
1.9
—
ns
CLK Low Time
11
—
1.9
—
1.9
—
ns
Table 4
Timing Parameters for 33 MHz PCI
PCI
A42MX24
A42MX36
Symbol
Parameter
Min.
Max.
Min.
Max.
Min.
Max.
Units
T
VAL
T
VAL(PTP)
T
ON
T
OFF
T
SU
T
SU(PTP)
T
H
Note:
1.
T
OFF
is system dependent. MX PCI devices have 7.4 ns turn-off time, reflection is typically an additional 10 ns.
CLK to Signal Valid
—
Bused Signals
2
11
2.0
9.0
2.0
9.0
ns
CLK to Signal Valid
—
Point-to-Point
2
12
2.0
9.0
2.0
9.0
ns
Float to Active
2
—
2.0
4.0
8.3
1
2.0
4.0
8.3
1
ns
Active to Float
—
28
—
—
ns
Input Set-Up Time to CLK
—
Bused Signals
7
—
1.5
—
1.5
—
ns
Input Set-Up Time to CLK
—
Point-to-Point
10, 12
—
1.5
—
1.5
—
ns
Input Hold to CLK
0
—
0
—
0
—
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX09-FPL84I | Field Programmable Gate Array (FPGA) |
| A42MX09-FPL84M | Field Programmable Gate Array (FPGA) |
| A42MX09-FPQ160 | Field Programmable Gate Array (FPGA) |
| A42MX09-FPQ160I | Field Programmable Gate Array (FPGA) |
| A42MX09-FPQ160M | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX09-FPL84I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A42MX09-FPL84M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A42MX09-FPLG84 | 功能描述:IC FPGA MX SGL CHIP 14K 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A42MX09-FPQ100 | 功能描述:IC FPGA MX SGL CHIP 14K 100-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A42MX09-FPQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。