參數(shù)資料
型號(hào): A42MX09-2PL84I
英文描述: Field Programmable Gate Array (FPGA)
中文描述: 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)
文件頁(yè)數(shù): 16/116頁(yè)
文件大?。?/td> 3110K
代理商: A42MX09-2PL84I
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)當(dāng)前第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)
40MX and 42MX FPGA Families
16
v5.0
Output Drive Characteristics for 3.3V PCI Signaling
DC Specification (3.3V PCI Signaling)
1
PCI
MX
Symbol
Parameter
Condition
Minimum
Maximum
Minimum
Maximum
Units
V
CC
V
IH
V
IL
I
IH
I
IL
V
OH
V
OL
Supply Voltage
3.0
3.6
3.0
3.6
V
Input High Voltage
0.5
V
CC
+ 0.5
0.8
0.5
V
CC
+ 0.3
0.8
V
Input Low Voltage
0.5
0.3
V
Input High Leakage Current
V
IN
= 2.7
70
10
μA
Input Leakage Current
70
10
μA
Output High Voltage
I
OUT
=
2 mA
I
OUT
= 3 mA,
6 mA
0.9
3.3
V
Output Low Voltage
0.1
0.1 V
CC
V
C
IN
C
CLK
L
PIN
Notes:
1.
2.
3.
Input Pin Capacitance
10
10
pF
CLK Pin Capacitance
5
12
10
pF
Pin Inductance
20
< 8 nH
3
nH
PCI Local Bus Specification Section 4.2.2.1.
Maximum rating for V
CC
0.5V to 7.0V.
Dependent upon the chosen package. PCI recommends QFP and BGA packaging to reduce pin inductance and capacitance.
AC Specifications for (3.3V PCI Signaling)
1
PCI
MX
Symbol
Parameter
Condition
Minimum
Maximum
Minimum
Maximum
Units
I
CL
Low Clamp Current
5 < V
IN
1
25 + (V
IN
+1)
/0.015
60
10
mA
Slew (r)
Output Rise Slew Rate
0.2V to 0.6V load
1
4
1.8
2.8
V/ns
Slew (f)
Output Fall Slew Rate
0.6V to 0.2V load
1
4
2.8
4.0
V/ns
Note:
1.
PCI Local Bus Specification Section 4.2.2.2.
相關(guān)PDF資料
PDF描述
A42MX09-2PL84M Field Programmable Gate Array (FPGA)
A42MX09-2PQ160 Field Programmable Gate Array (FPGA)
A42MX09-2PQ160I Field Programmable Gate Array (FPGA)
A42MX09-2PQ160M Field Programmable Gate Array (FPGA)
A42MX09-2TQ176 Field Programmable Gate Array (FPGA)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A42MX09-2PL84M 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:Field Programmable Gate Array (FPGA)
A42MX09-2PLG84 功能描述:IC FPGA MX SGL CHIP 14K 84-PLCC RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
A42MX09-2PLG84I 功能描述:IC FPGA MX SGL CHIP 14K 84-PLCC RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
A42MX09-2PQ100 功能描述:IC FPGA MX SGL CHIP 14K 100-PQFP RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:MX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA(27X27)
A42MX09-2PQ100A 制造商:未知廠(chǎng)家 制造商全稱(chēng):未知廠(chǎng)家 功能描述:40MX and 42MX FPGA Families