<ol id="9qkzs"><kbd id="9qkzs"></kbd></ol>
<dfn id="9qkzs"></dfn>

  • <nobr id="9qkzs"><form id="9qkzs"><li id="9qkzs"></li></form></nobr>
  • 參數(shù)資料
    型號(hào): A42MX02-FVQ100
    廠商: Electronic Theatre Controls, Inc.
    英文描述: 40MX and 42MX FPGA Families
    中文描述: 40MX和42MX FPGA系列
    文件頁(yè)數(shù): 31/123頁(yè)
    文件大?。?/td> 854K
    代理商: A42MX02-FVQ100
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)當(dāng)前第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)
    40MX and 42MX FPGA Families
    v6.0
    1-25
    Parameter Measurement
    Figure 1-21
    Output Buffer Delays
    Figure 1-22
    AC Test Loads
    To AC test loads (shown below)
    PAD
    D
    E
    TRIBUFF
    In
    50%
    PAD
    V
    OL
    1.5V
    50%
    V
    OH
    1.5V
    E
    50%
    V
    CCI
    PAD
    1.5V
    V
    OL
    50%
    10%
    E
    50%
    PAD
    GND
    1.5V
    50%
    V
    OH
    90%
    tENZL
    tENLZ
    tENZH
    tENHZ
    tDLH
    tDHL
    35 pF
    Load 1
    (Used to measure propagation delay)
    To the output under test
    To the output under test
    Load 2
    (Used to measure rising/falling edges)
    V
    CCI
    GND
    35 pF
    CCI
    for tPLZ/tPZL
    R to V
    R=1k
    Figure 1-23
    Input Buffer Delays
    PAD
    Y
    INBUF
    PAD
    3V
    0V
    1.5V
    Y
    GND
    50%
    1.5V
    V
    CCI
    50%
    tINYL
    tINYH
    Figure 1-24
    Module Delays
    S
    A
    B
    Y
    S, A or B
    Y
    50%
    t
    PLH
    Y
    50%
    50%
    50%
    50%
    t
    PHL
    50%
    PHL
    t
    PLH
    相關(guān)PDF資料
    PDF描述
    A42MX02-FVQ100A 40MX and 42MX FPGA Families
    A42MX02-FVQ100B 40MX and 42MX FPGA Families
    A42MX02-FVQ100ES 40MX and 42MX FPGA Families
    A42MX02-FVQ100I 40MX and 42MX FPGA Families
    A42MX02-FVQ100M 40MX and 42MX FPGA Families
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    A42MX02-FVQ100A 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:40MX and 42MX FPGA Families
    A42MX02-FVQ100B 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:40MX and 42MX FPGA Families
    A42MX02-FVQ100ES 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:40MX and 42MX FPGA Families
    A42MX02-FVQ100I 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:40MX and 42MX FPGA Families
    A42MX02-FVQ100M 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:40MX and 42MX FPGA Families