- 您現在的位置：買賣IC網 > PDF目錄362022 > A40MX04-3VQ80M Field Programmable Gate Array (FPGA) PDF資料下載
參數資料
| 型號： | A40MX04-3VQ80M |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現場可編程門陣列（FPGA） |
| 文件頁數： | 60/116頁 |
| 文件大?。?/td> | 3110K |
| 代理商： | A40MX04-3VQ80M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁當前第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
40MX and 42MX FPGA Families
60
v5.0
A42MX24 Timing Characteristics (Nominal 5.0V Operation)
(continued)
(Worst-Case Commercial Conditions, V
CC
= 4.75V, T
J
= 70
°
C)
‘–
3
’
Speed
‘–
2
’
Speed
‘–
1
’
Speed
‘
Std
’
Speed
‘–
F
’
Speed
Parameter Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
TTL Output Module Timing
1
t
DLH
Data-to-Pad HIGH
2.4
2.7
3.1
3.6
5.1
ns
t
DHL
Data-to-Pad LOW
2.8
3.2
3.6
4.2
5.9
ns
t
ENZH
Enable Pad Z to HIGH
2.5
2.8
3.2
3.8
5.3
ns
t
ENZL
Enable Pad Z to LOW
2.8
3.1
3.5
4.2
5.9
ns
t
ENHZ
Enable Pad HIGH to Z
5.2
5.7
6.5
7.6
10.7
ns
t
ENLZ
Enable Pad LOW to Z
4.8
5.3
6.0
7.1
9.9
ns
t
GLH
G-to-Pad HIGH
2.9
3.2
3.6
4.3
6.0
ns
t
GHL
G-to-Pad LOW
2.9
3.2
3.6
4.3
6.0
ns
t
LSU
I/O Latch Output Set-Up
0.5
0.5
0.6
0.7
1.0
ns
t
LH
I/O Latch Output Hold
0.0
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad)
32 I/O
5.6
6.1
6.9
8.1
11.4
ns
t
ACO
Array Latch Clock-to-Out
(Pad-to-Pad)
32 I/O
10.6
11.8
13.4
15.7
22.0
ns
d
TLH2
d
THL2
CMOS Output Module Timing
1
Capacitive Loading, LOW to HIGH
0.04
0.04
0.04
0.05
0.07
ns/pF
Capacitive Loading, HIGH to LOW
0.03
0.03
0.03
0.04
0.06
ns/pF
t
DLH
Data-to-Pad HIGH
3.1
3.5
3.9
4.6
6.4
ns
t
DHL
Data-to-Pad LOW
2.4
2.6
3.0
3.5
4.9
ns
t
ENZH
Enable Pad Z to HIGH
2.5
2.8
3.2
3.8
5.3
ns
t
ENZL
Enable Pad Z to LOW
2.8
3.1
3.5
4.2
5.8
ns
t
ENHZ
Enable Pad HIGH to Z
5.2
5.7
6.5
7.6
10.7
ns
t
ENLZ
Enable Pad LOW to Z
4.8
5.3
6.0
7.1
9.9
ns
t
GLH
G-to-Pad HIGH
4.9
5.4
6.2
7.2
10.1
ns
t
GHL
G-to-Pad LOW
4.9
5.4
6.2
7.2
10.1
ns
t
LSU
I/O Latch Set-Up
0.5
0.5
0.6
0.7
1.0
ns
t
LH
I/O Latch Hold
0.0
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad)
32 I/O
5.5
6.1
6.9
8.1
11.3
ns
t
ACO
Array Latch Clock-to-Out
(Pad-to-Pad)
32 I/O
10.6
11.8
13.4
15.7
22.0
ns
d
TLH2
d
THL2
Notes:
1.
2.
Capacitive Loading, LOW to HIGH
0.04
0.04
0.04
0.05
0.07
ns/pF
Capacitive Loading, HIGH to LOW
0.03
0.03
0.03
0.04
0.06
ns/pF
Delays based on 35 pF loading.
Slew rates measured from 10% to 90% V
CCI
.
相關PDF資料 |
PDF描述 |
|---|---|
| A40MX04-FPL44 | Field Programmable Gate Array (FPGA) |
| A40MX04-FPL44I | Field Programmable Gate Array (FPGA) |
| A40MX04-PL84 | Field Programmable Gate Array (FPGA) |
| A40MX04-PL84I | Field Programmable Gate Array (FPGA) |
| A40MX04-PL84M | Field Programmable Gate Array (FPGA) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| A40MX04-3VQG80 | 功能描述:IC FPGA MX SGL CHIP 6K 80-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17） |
| A40MX04-3VQG80I | 功能描述:IC FPGA MX SGL CHIP 6K 80-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:MX 標準包裝:40 系列:SX-A LAB/CLB數:6036 邏輯元件/單元數:- RAM 位總計:- 輸入/輸出數:360 門數:108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
| A40MX04-BG100 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:40MX and 42MX FPGA Families |
| A40MX04-BG100ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:40MX and 42MX FPGA Families |
| A40MX04-BG100I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復。