- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362022 > A40MX04-3PL68I Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號： | A40MX04-3PL68I |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 76/116頁 |
| 文件大?。?/td> | 3110K |
| 代理商： | A40MX04-3PL68I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當(dāng)前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
40MX and 42MX FPGA Families
76
v5.0
A42MX36 Timing Characteristics (Nominal 3.3V Operation)
(Worst-Case Military Conditions, V
CC
= 3.0V, T
J
= 125
°
C)
‘–
2
’
Speed
‘–
1
’
Speed
‘
Std
’
Speed
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
Units
Logic Module Combinatorial Functions
1
t
PD
Internal Array Module Delay
2.4
2.7
3.2
ns
t
PDD
Logic Module Predicted Routing Delays
2
Internal Decode Module Delay
2.9
3.3
3.9
ns
t
RD1
FO=1 Routing Delay
1.7
2.0
2.3
ns
t
RD2
FO=2 Routing Delay
2.3
2.6
3.1
ns
t
RD3
FO=3 Routing Delay
2.9
3.3
3.9
ns
t
RD4
FO=4 Routing Delay
3.6
4.0
4.7
ns
t
RD5
FO=8 Routing Delay
6.0
6.8
8.0
ns
t
RDD
Logic Module Sequential Timing
3, 4
Decode-to-Output Routing Delay
6.7
0.8
0.9
ns
t
CO
Flip-Flop Clock-to-Output
2.4
2.7
3.1
ns
t
GO
Latch Gate-to-Output
2.4
2.7
3.1
ns
t
SU
Flip-Flop (Latch) Set-Up Time
0.6
0.7
0.8
ns
t
H
Flip-Flop (Latch) Hold Time
0.0
0.0
0.0
ns
t
RO
Flip-Flop (Latch) Reset-to-Output
2.9
3.2
3.8
ns
t
SUENA
Flip-Flop (Latch) Enable Set-Up
1.3
1.4
1.7
ns
t
HENA
Flip-Flop (Latch) Enable Hold
0.0
0.0
0.0
ns
t
WCLKA
Flip-Flop (Latch) Clock Active Pulse Width
6.0
6.8
8.0
ns
t
WASYN
Notes:
1.
1.
Flip-Flop (Latch) Asynchronous Pulse Width
7.9
8.9
10.5
ns
For dual-module macros, use t
PD1
+ t
RD1
+ t
PDn
, t
CO
+ t
RD1
+ t
PDn
, or t
PD1
+ t
RD1
+ t
SUD
, whichever is appropriate.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual performance.
Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules can be obtained from
the Timer utility.
Set-up and hold timing parameters for the Input Buffer Latch are defined with respect to the PAD and the D input. External setup/hold
timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external PAD signal to the G input
subtracts (adds) to the internal setup (hold) time.
2.
3.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A40MX04-3PL68M | Field Programmable Gate Array (FPGA) |
| A40MX04-3PL84 | Field Programmable Gate Array (FPGA) |
| A40MX04-3PL84I | Field Programmable Gate Array (FPGA) |
| A40MX04-3PL84M | Field Programmable Gate Array (FPGA) |
| A40MX04-3PQ100 | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A40MX04-3PL68M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A40MX04-3PL84 | 功能描述:IC FPGA MX SGL CHIP 6K 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A40MX04-3PL84I | 功能描述:IC FPGA MX SGL CHIP 6K 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A40MX04-3PL84M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A40MX04-3PLG44 | 功能描述:IC FPGA MX SGL CHIP 6K 44-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。