
82091AA
ADVANCED INTEGRATED PERIPHERAL (AIP)
CONTENTS
PAGE
1.0 OVERVIEW
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 8
1.1 3.3/5V Operating Modes
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 11
2.0 SIGNAL DESCRIPTION
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 11
2.1 Host Interface Signals
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 13
2.2 Floppy Disk Controller Interface
àààààààààààààààààààààààààààààààààààààààààààààààààààààààà 15
2.3 Serial Port Interface
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 17
2.4 IDE Interface
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 18
2.5 Parallel Port External Buffer Control/Game Port
àààààààààààààààààààààààààààààààààààààààà 19
2.6 Parallel Port Interface
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 20
2.6.1 COMPATIBILITY PROTOCOL SIGNAL DESCRIPTION
àààààààààààààààààààààààààààà 21
2.6.2 NIBBLE PROTOCOL SIGNAL DESCRIPTION
ààààààààààààààààààààààààààààààààààààà 22
2.6.3 BYTE MODE SIGNAL DESCRIPTION
ààààààààààààààààààààààààààààààààààààààààààààà 23
2.6.4 ENHANCED PARALLEL PORT (EPP) PROTOCOL SIGNAL DESCRIPTION
ààààààà 24
2.6.5 EXTENDED CAPABILITIES PORT (ECP) PROTOCOL SIGNAL DESCRIPTION
àààà 24
2.7 Hard Reset Signal Conditions
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 26
2.8 Power And Ground
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 27
3.0 I/O ADDRESS ASSIGNMENTS
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 27
4.0 AIP CONFIGURATION
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 29
4.1 Configuration Registers
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 29
4.1.1 CFGINDX, CFGTRGTDCONFIGURATION INDEX REGISTER AND TARGET
PORT
ààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 30
4.1.2 AIPIDDAIP IDENTIFICATION REGISTER
ààààààààààààààààààààààààààààààààààààààààà 32
4.1.3 AIPREVDAIP REVISION IDENTIFICATION
ààààààààààààààààààààààààààààààààààààààà 32
4.1.4 AIPCFG1DAIP CONFIGURATION 1 REGISTER
àààààààààààààààààààààààààààààààààà 33
4.1.5 AIPCFG2DAIP CONFIGURATION 2 REGISTER
àààààààààààààààààààààààààààààààààà 34
4.1.6 FCFG1DFDC CONFIGURATION REGISTER
ààààààààààààààààààààààààààààààààààààà 36
4.1.7 FCFG2DFDC POWER MANAGEMENT AND STATUS REGISTER
àààààààààààààààà 37
4.1.8 PCFG1DPARALLEL PORT CONFIGURATION REGISTER
ààààààààààààààààààààààà 38
4.1.9 PCFG2DPARALLEL PORT POWER MANAGEMENT AND STATUS
REGISTER
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 40
4.1.10 SACFG1DSERIAL PORT A CONFIGURATION REGISTER
àààààààààààààààààààààà 42
4.1.11 SACFG2DSERIAL PORT A POWER MANAGEMENT AND STATUS
REGISTER
àààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààààà 43
4.1.12 SBCFG1DSERIAL PORT B CONFIGURATION REGISTER
àààààààààààààààààààààà 46
3