- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄7971 > 74LVC1G74GM,125 (NXP Semiconductors)IC D-TYPE F-F POS-EDG-TRG 8-XQFN PDF資料下載
參數(shù)資料
| 型號： | 74LVC1G74GM,125 |
| 廠商： | NXP Semiconductors |
| 文件頁數(shù)： | 1/25頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC D-TYPE F-F POS-EDG-TRG 8-XQFN |
| 產(chǎn)品培訓模塊： | Logic Packages |
| 標準包裝： | 1 |
| 系列： | 74LVC |
| 功能： | 設置（預設）和復位 |
| 類型： | D 型 |
| 輸出類型： | 差分 |
| 元件數(shù)： | 1 |
| 每個元件的位元數(shù)： | 1 |
| 頻率 - 時鐘： | 200MHz |
| 延遲時間 - 傳輸： | 2.5ns |
| 觸發(fā)器類型： | 正邊沿 |
| 輸出電流高，低： | 32mA，32mA |
| 電源電壓： | 1.65 V ~ 5.5 V |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 8-XQFN 裸露焊盤 |
| 包裝： | 標準包裝 |
| 產(chǎn)品目錄頁面： | 840 (CN2011-ZH PDF) |
| 其它名稱： | 568-4407-6 |
1.
General description
The 74LVC1G74 is a single positive edge triggered D-type flip-flop with individual data (D)
inputs, clock (CP) inputs, set (SD) and reset (RD) inputs, and complementary Q and Q
outputs.
This device is fully specified for partial power-down applications using IOFF. The IOFF
circuitry disables the output, preventing damaging backflow current through the device
when it is powered down.
The set and reset are asynchronous active LOW inputs and operate independently of the
clock input. Information on the data input is transferred to the Q output on the
LOW-to-HIGH transition of the clock pulse. The D inputs must be stable one set-up time
prior to the LOW-to-HIGH clock transition for predictable operation.
Schmitt trigger action at all inputs makes the circuit highly tolerant of slower input rise and
fall times.
2.
Features and benefits
Wide supply voltage range from 1.65 V to 5.5 V
5 V tolerant inputs for interfacing with 5 V logic
High noise immunity
Complies with JEDEC standard:
JESD8-7 (1.65 V to 1.95 V)
JESD8-5 (2.3 V to 2.7 V)
JESD8-B/JESD36 (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F exceeds 2000 V
MM JESD22-A115-A exceeds 200 V
24 mA output drive (V
CC =3.0 V)
CMOS low power consumption
Latch-up performance exceeds 250 mA
Direct interface with TTL levels
Inputs accept voltages up to 5 V
Multiple package options
Specified from
40 Cto+85 C and 40 Cto+125 C
74LVC1G74
Single D-type flip-flop with set and reset; positive edge trigger
Rev. 12 — 2 April 2013
Product data sheet
相關PDF資料 |
PDF描述 |
|---|---|
| MC10H105MELG | IC GATE OR/NOR 3INPUT 16SOEIAJ |
| 74LVC1G74DC,125 | IC SNGL D FF POS-EDG TRIG 8VSSOP |
| MC10H105MEL | IC GATE OR/NOR 3INPUT 16SOEIAJ |
| MC10H105M | IC GATE OR/NOR 3INPUT 16SOEIAJ |
| TXR54AB00-0804AI | ADPTR TINEL LOCK STR SHELL 8 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| 74LVC1G74GM-G | 功能描述:觸發(fā)器 3.3V D FF SET/RESET EDGE TRIG RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LVC1G74GN | 制造商:NXP Semiconductors 功能描述:Cut Tape 制造商:NXP Semiconductors 功能描述:IC D FLIP-FLOP POS EDGE XSON |
| 74LVC1G74GN,115 | 功能描述:觸發(fā)器 D-typ F/F w/set Reset Postrigger RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74LVC1G74GN.125 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Single D-type flip-flop with set and reset; positive edge trigger |
| 74LVC1G74GS | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Single D-type flip-flop with set and reset; positive edge trigger |
發(fā)布緊急采購，3分鐘左右您將得到回復。