參數(shù)資料
型號(hào)： 74LV259PWDH
廠商： NXP SEMICONDUCTORS
元件分類： 通用總線功能
英文描述： 8-bit addressable latch
中文描述： LV/LV-A/LVX/H SERIES, LOW LEVEL TRIGGERED D LATCH, TRUE OUTPUT, PDSO16
文件頁數(shù)： 4/14頁
文件大小： 126K
代理商： 74LV259PWDH
Philips Semiconductors
Product specification
74LV259
8-bit addressable latch
1998 May 20
4
FUNCTION TABLE
OPERATING MODES
INPUTS
OUTPUTS
MR
LE
D
A
0
X
A
1
X
A
2
X
Q
0
L
Q
1
L
Q
2
L
Q
3
L
Q
4
L
Q
5
L
Q
6
L
Q
7
L
Master reset
L
H
X
L
L
d
L
L
L
Q=d
L
L
L
L
L
L
L
L
L
d
H
L
L
L
Q=d
L
L
L
L
L
L
Demultiplex
(active HIGH)
decoder
(when D = H)
L
L
d
L
H
L
L
L
Q=d
L
L
L
L
L
L
L
d
H
H
L
L
L
L
Q=d
L
L
L
L
)
L
L
d
L
L
H
L
L
L
L
Q=d
L
L
L
L
L
d
H
L
H
L
L
L
L
L
Q=d
L
L
L
L
d
L
H
H
L
L
L
L
L
L
Q=d
L
L
L
d
H
H
H
L
L
L
L
L
L
L
Q=d
Store (do nothing)
H
H
X
X
X
X
q0
q1
q2
q3
q4
q5
q6
q7
H
L
d
L
L
L
Q=d
q1
q2
q3
q4
q5
q6
q7
H
L
d
H
L
L
q0
Q=d
q2
q3
q4
q5
q6
q7
H
L
d
L
H
L
q0
q1
Q=d
q3
q4
q5
q6
q7
Addressable latch
H
L
d
H
H
L
q0
q1
q2
Q=d
q4
q5
q6
q7
H
L
d
L
L
H
q0
q1
q2
q3
Q=d
q5
q6
q7
H
L
d
H
L
H
q0
q1
q2
q3
q4
Q=d
q6
q7
H
L
d
L
H
H
q0
q1
q2
q3
q4
q5
Q=q
q7
H
L
d
H
H
H
q0
q1
q2
q3
q4
q5
q6
Q=d
NOTES:
H =
L
=
X =
d
=
q
=
HIGH voltage level
LOW voltage level
don’t care
HIGH or LOW data one set-up time prior to the LOW-to-HIGH LE transition
lower case letters indicate the state of the referenced output established during the last cycle established during the last cycle in which
it was addressed or cleared
RECOMMENDED OPERATING CONDITIONS
SYMBOL
PARAMETER
CONDITIONS
MIN
TYP
MAX
UNIT
V
CC
V
I
V
O
DC supply voltage
See Note 1
1.0
3.3
3.6
V
Input voltage
0
–
V
CC
V
CC
+85
+125
V
Output voltage
0
–
V
T
amb
Operating ambient temperature range in free air
See DC and AC
characteristics
–40
–40
°
C
t
r
, t
f
Input rise and fall times
V
CC
= 1.0V to 2.0V
V
CC
= 2.0V to 2.7V
V
CC
= 2.7V to 3.6V
–
–
–
–
–
–
500
200
100
ns/V
NOTE:
1. The LV is guaranteed to function down to V
CC
= 1.0V (input levels GND or V
CC
); DC characteristics are guaranteed from V
CC
= 1.2V to V
CC
= 5.5V.
相關(guān)PDF資料
PDF描述
74LV273 Octal D-type flip-flop with reset; positive-edge trigger
74LV273PWDH Octal D-type flip-flop with reset; positive-edge trigger
74LV27DB Triple 3-input NOR gate
74LV27 Triple 3-input NOR gate
74LV27PW Triple 3-input NOR gate
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LV259PW-T 功能描述:閉鎖 3.3V 8-BIT ADDRSSBLE LATCH RoHS:否 制造商:Micrel 電路數(shù)量:1 邏輯類型:CMOS 邏輯系列:TTL 極性:Non-Inverting 輸出線路數(shù)量:9 高電平輸出電流: 低電平輸出電流: 傳播延遲時(shí)間: 電源電壓-最大:12 V 電源電壓-最小:5 V 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 封裝 / 箱體:SOIC-16 封裝:Reel
74LV27 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Triple 3-input NOR gate
74LV273 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Octal D-type flip-flop with reset; positive-edge trigger
74LV273AFPEL-E 制造商:Renesas 功能描述:Flip Flop D-Type Bus Interface Pos-Edge 1-Element 20-Pin SOP T/R
74LV273ATELL-E 制造商:Renesas 功能描述:Flip Flop D-Type Bus Interface Pos-Edge 1-Element 20-Pin TSSOP T/R
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*