- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄250211 > 72V221L20PF (INTEGRATED DEVICE TECHNOLOGY INC) 1K X 9 OTHER FIFO, 12 ns, PQFP32 PDF資料下載
參數(shù)資料
| 型號(hào)： | 72V221L20PF |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類(lèi)： | FIFO |
| 英文描述： | 1K X 9 OTHER FIFO, 12 ns, PQFP32 |
| 封裝： | PLASTIC, TQFP-32 |
| 文件頁(yè)數(shù)： | 3/14頁(yè) |
| 文件大?。?/td> | 156K |
| 代理商： | 72V221L20PF |
第1頁(yè)第2頁(yè)當(dāng)前第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)
11
IDT72V201/72V211/72V221/72V231/72V241/72V251 3.3V CMOS SyncFIFO
256 x 9, 512 x 9, 1,024 x 9, 2,048 x 9, 4,096 x 9 and 8,192 x 9
COMMERCIALANDINDUSTRIAL
TEMPERATURERANGES
NOTES:
1. m =
PAF offset.
2. 256 - m words in FIFO for IDT72V201, 512 - m words for IDT72V211, 1,024 - m words for IDT72V221, 2,048 - m words for IDT72V231, 4,096 - m words for IDT72V241, 8,192 - m
words for IDT72V251.
3. tSKEW2 is the minimum time between a rising RCLK edge and a rising WCLK edge for
PAF to change during that clock cycle. If the time between the rising edge of RCLK and
the rising edge of WCLK is less than tSKEW2, then
PAF may not change state until the next WCLK rising edge.
4. If a write is performed on this rising edge of the write clock, there will be Full - (m-1) words in the FIFO when
PAF goes LOW.
NOTES:
1. n =
PAE offset.
2. tSKEW2 is the minimum time between a rising WCLK edge and a rising RCLK edge for
PAE to change during that clock cycle. If the time between the rising edge of WCLK and
the rising edge of RCLK is less than tSKEW2, then
PAE may not change state until the next RCLK rising edge.
3. If a read is performed on this rising edge of the read clock, there will be Empty + (n-1) words in the FIFO when
PAE goes LOW.
Figure 11. Programmable Empty Flag Timing
Figure 10. Programmable Full Flag Timing
tENS
tENH
tENS
tENH
tENS
tENH
WCLK
WEN1
WEN2
(If Applicable)
PAF
RCLK
REN1,
REN2
(4)
(1)
tPAF
Full - (m + 1) words in FIFO
Full - m words in FIFO
(2)
tCLKH
tCLKL
tSKEW2
(3)
tPAF
4092 drw12
WCLK
WEN1
WEN2
PAE
RCLK
REN1,
REN2
tENS
tENH
tENS
tENH
tSKEW2
(2)
tENS
tENH
(If Applicable)
tPAE
(3)
(1)
n words in FIFO
n + 1 words in FIFO
tCLKH
tCLKL
4092 drw13
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 7P36FLV562C25 | 18M X 16 FLASH 3V PROM CARD, 250 ns, XMA68 |
| 7P36FLV571I15 | 18M X 16 FLASH 3V PROM CARD, 150 ns, XMA68 |
| 7P36FLV581C15 | 18M X 16 FLASH 3V PROM CARD, 150 ns, XMA68 |
| 7P56FLE222C25 | 37748736 X 16 FLASH 5V PROM CARD, 150 ns, UUC68 |
| 7P56FLE230C25 | 37748736 X 16 FLASH 5V PROM CARD, 150 ns, UUC68 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 72V221L20PF8 | 功能描述:先進(jìn)先出 RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲(chǔ)容量:4 Mbit 定時(shí)類(lèi)型:Synchronous 組織:256 K x 18 最大時(shí)鐘頻率:100 MHz 訪問(wèn)時(shí)間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| 72V223L6BC | 功能描述:先進(jìn)先出 RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度: 總線定向: 存儲(chǔ)容量: 定時(shí)類(lèi)型: 組織: 最大時(shí)鐘頻率: 訪問(wèn)時(shí)間: 電源電壓-最大: 電源電壓-最小: 最大工作電流: 最大工作溫度: 封裝 / 箱體: 封裝: |
| 72V223L6PF | 功能描述:先進(jìn)先出 RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲(chǔ)容量:4 Mbit 定時(shí)類(lèi)型:Synchronous 組織:256 K x 18 最大時(shí)鐘頻率:100 MHz 訪問(wèn)時(shí)間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| 72V223L6PF8 | 功能描述:先進(jìn)先出 RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度: 總線定向: 存儲(chǔ)容量: 定時(shí)類(lèi)型: 組織: 最大時(shí)鐘頻率: 訪問(wèn)時(shí)間: 電源電壓-最大: 電源電壓-最小: 最大工作電流: 最大工作溫度: 封裝 / 箱體: 封裝: |
| 72V223L7-5BC | 制造商:Integrated Device Technology Inc 功能描述:FIFO SYNC DUAL DEPTH/WIDTH UNI-DIR 512X18/1KX9 100CABGA - Trays |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。